天天看點

【 FPGA 】FIR 濾波器之多相抽取器(Polyphase Decimator)

多項抽取濾波器的基本原理:根據等式3-1,将一組N個原型濾波器系數映射到M個多相子濾波器中,映射關系如下:

【 FPGA 】FIR 濾波器之多相抽取器(Polyphase Decimator)
【 FPGA 】FIR 濾波器之多相抽取器(Polyphase Decimator)

圖3-26顯示了多相抽取濾波器選項,它實作了計算效率高的M-to-1多相抽取濾波器。

【 FPGA 】FIR 濾波器之多相抽取器(Polyphase Decimator)

如上圖,多相子濾波器從第M個開始逐個以輸出采樣x(n)作為輸入,到第一個輸入後完成一輪循環,即将M個采樣分别送入M個多相子濾波器後,開始得到輸出,輸出為M個多相子濾波器輸出之和,輸出采樣速率是輸入資料流采樣速率的1/M。由于輸出采樣是輪流送入每個多相子濾波器的,是以多相濾波器工作在較低的頻率上(相對于較高的輸入采樣速率),在每個輸出點上有N個操作。

下面是英文原文:

【 FPGA 】FIR 濾波器之多相抽取器(Polyphase Decimator)
上一篇: servlet監聽器
下一篇: 20135313-exp2

繼續閱讀