IT之家 11 月 24 日消息，今日，EDA（內建電路設計工具）智能軟體和系統企業芯華章正式釋出四款擁有自主知識産權的數字驗證 EDA 産品，以及統一底層架構的智 V 驗證平台。
IT之家了解到，芯華章表示，本次釋出的平台及産品，在實作多工具協同、降低 EDA 使用門檻的同時，提高晶片整體驗證效率。它們分别具備以下優勢：
智 V 驗證平台（FusionVerify Platform）
由邏輯仿真、形式驗證、智能驗證、FPGA 原型驗證系統和硬體仿真系統在内的五大産品系列，和智能編譯、智能調試以及智能驗證座艙等三大基座組成。
智 V 驗證平台具備統一的調試系統、編譯系統、智能分割技術、豐富的場景激勵源、統一的雲原生軟體架構，能融合不同的工具技術，對各類設計與不同的場景需求，提供定制化的全面驗證解決方案，解決目前産業面臨的點工具各自為政的相容性挑戰，以及資料碎片化導緻的驗證效率挑戰。智 V 驗證平台能有效提高驗證效率與方案的易用性，并帶來點工具無法提供的驗證效益。
桦捷（HuaPro-P1）—— 高性能 FPGA 原型驗證系統
基于 FPGA 硬體和擁有自主知識産權的全流程軟體，可幫助 SoC/ASIC 晶片客戶實作設計原型的自動綜合、分割、優化、布線和調試，可自動化實作智能設計流程，有效減少使用者人工投入、縮短晶片驗證周期，為系統驗證和軟體開發提供大容量、高性能、自動實作、可調試、高可用的新一代智能矽前驗證系統。
穹鼎（GalaxSim-1.0）—— 國内領先的數字仿真器
使用新的軟體構架提供多平台支援，支援不同的處理器計算平台，如 X86、ARM 等，并且已在多個基于 ARM 平台的國産構架上測試通過。可結合芯華章的穹景 GalaxPSS 智能驗證系統的通用調試器和通用覆寫率資料庫，穹鼎仿真器能夠高效地配合其他驗證工具，提供統一的資料接口。支援 IEEE1800 SystemVerilog 文法、IEEE1364 Verilog 文法，以及 IEEE1800.2 UVM 方法學，在語義解析、仿真行為、時序模型上，已達到主流商業仿真器水準。
穹景（GalaxPSS）—— 新一代智能驗證系統
基于 Accellera PSS 标準和進階驗證方法學的融合，針對目前和将來複雜驗證場景，自動生成場景，降低對工程師手工編寫場景的經驗依賴，為晶片産生更多高效的測試場景和測試激勵，提高驗證的場景覆寫率和完備性。PSS 生成的代碼具備可移植性，可以確定适用在軟體仿真、硬體仿真、FPGA 原型驗證，甚至系統驗證上，提供從單一平台驗證到多平台互動驗證。
穹瀚（GalaxFV）—— 國内 EDA 領域率先基于字級模組化的可擴充形式化驗證工具
采用高性能字級模組化（Word-Level Modeling）方法建構，具備高性能表現、高度可擴充性、友好的拓展接口，在模型上已達到國際先進水準。搭載了高并發高性能求解器、智能排程算法引擎以及專用斷言庫，可在充分利用算力，提高并行效率的同時，有效提高易用性和使用效率，為形式化驗證應用于産業降低了門檻。