第3章
低阻抗測量
3.1 關注低阻抗測量的原因
設計一個強大的配電網絡實際上就是設計一個能通過較寬頻率的目标阻抗曲線，其範圍從直流到最高頻率信号的帶寬。在不同的應用程式中，目标阻抗的值在一些應用中或許高于1Ω，也可能低于1mΩ。
仿真是每個PDN單元和整個生态系統設計分析過程中的關鍵部分。系統元件的測量與模拟的相關性同樣重要。
測量不僅可以驗證制造的元件是否符合性能規格要求，還可以驗證仿真工具的準确性以及将實體設計轉換為仿真環境的過程。測量是最終的測試，使整個PDN生态學可最大限度地達到目标阻抗。如果不是，那麼測量可以成為加快調試過程的重要工具。我們面臨的挑戰是如何測量低至1mΩ結構的阻抗和頻率高達1GHz的低阻抗。
3.2 基于V/I阻抗定義的測量
雙端口器件阻抗的基本定義是其兩端電壓與通過它的電流之比。這是電路仿真中阻抗分析儀的基礎，用于測量低頻元件的阻抗。
提示
阻抗的一個基本定義基于流過被測裝置（DUT）的電壓和電流的比值。 這隻是阻抗的一個定義，下一節介紹另一個。
原則上，我們在被測裝置（DUT）的一個頻率上施加正弦波電壓，并測量流過它的電流的幅度和相位，如圖3-1所示。
阻抗計算：
式中，Z(f)是DUT的阻抗；V(f)是其上測量的電壓，為複電壓；I(f)是通過DUT上的電流，為複電流。
這是許多低端阻抗分析儀的測量基礎。正弦波電壓源驅動通過DUT的信号，并測量通過它的電流。DUT上的電壓與流過它的電流之比與相位一起是DUT的阻抗。
這種方法具有基于最高實際頻率的頻率上限，以直接測量流過DUT的電流。當頻率高于100 MHz時，根據阻抗的另一個定義測量阻抗通常有更高的成本效益。
3.3 基于信号反射的阻抗測量
阻抗的另一個完全不同的定義利用了在界面反射的傳播波的重要性質。該定義基于信号完整性的最基本原則之一，即信号是動态的，它既是傳播的電壓波也是電流環路。并且它們沿着特定方向向下傳播。
在構成傳輸線（包括信号和傳回路徑）的兩個導體上施加電壓後，電壓差在導體周圍的材料中以電磁傳播的速度沿着傳輸線向下傳播。除了電壓波頭以外，還存在與其相關聯的具有兩個方向的傳播電流波頭。
在信号完整性中最重要的原則為信号是動态的，并不斷地沿傳輸線傳播。該信号是信号和傳回導體之間的電壓差。電流以傳播方向和循環方向作為電流環波頭向前傳播。
電流波頭與電壓向相同方向傳播并具有循環方向。從左向右傳播的正電壓信号是在信号和傳回路徑之間流動的電流環路，其從左向右傳播并沿順時針方向循環。負電壓信号是從左向右傳播的電流波，從傳回信号導體到回路間沿着逆時針方向循環。圖3-2說明了這一點。
随着這個波的傳播，它對每一步的瞬時阻抗做出反應。如果瞬時阻抗恒定，則電壓和電流波形的傳播不會失真。如果瞬時阻抗因任何原因而改變，則會産生反射波，并且發射波會失真。
所有信号都是動态的，并始終在媒體中以光速傳播到傳輸線上。隻要遇到瞬時阻抗的變化，它就會反射出來。這個概念是第二種測量阻抗方法的基礎。
圖3-3給出了兩個不同互連結構的簡單例子，每個具有不同的瞬時阻抗。當從左到右傳播的信号到達接口時，會看到瞬時阻抗的變化。反射信号從右到左傳播并傳回到源。這是一個動态過程。
反射信号與入射信号和接口兩側的阻抗有關。定義兩個區域的阻抗為V/I，并根據接口處的邊界條件，得出反射系數：
式中，ρ是反射系數；Vi是在1側從左向右傳播的入射電壓；Vr是在1側從右向左傳播的入射電壓；Z1是區域1中的瞬時阻抗；Z2是區域2中的瞬時阻抗。
這種關系适用于時域和頻域。在時域中，傳播波波頭的每個部分在任何時刻的電壓都服從這種關系。
在頻域中，所有信号都是正弦波，每個正弦波都有一個頻率、幅度和相位。頻域中的電壓信号用複數進行描述。這意味着電壓比、反射系數和阻抗都是複數。
如果源阻抗Z1是衆所周知的，則可以利用反射系數計算引起反射的第二阻抗（Z2）。重新排列公式後，進行代數運算，可以得出第二個阻抗為：
式中，ρ是反射系數；Z1是區域1中的瞬時阻抗；Z2是區域2中的瞬時阻抗。
如果源阻抗為50Ω，并且傳播波從其端點反射，則從反射系數中可提取出任何兩端DUT的輸入阻抗為：
該關系代表了定義阻抗的一種反射方法，它與電壓和電流比值不同但相等。阻抗是被測裝置的“輸入”阻抗。如果DUT是簡單的分立元件（例如理想的電阻或電容器），那麼輸入阻抗就是元件的阻抗。
在頻域中，基于反射信号的阻抗是朝向DUT看的總內建輸入阻抗，其取決于沿着整個分布式互連結構的阻抗分布的複雜方式。
如果DUT是擴充對象（例如圖3-4所示的固定裝置末端的理想電阻），則存在入射信号反射到固定裝置前部的可能。信号通過固定裝置傳播到實際的被測裝置中，并在每個不連續處反複多次反彈。
當入射信号是單個正弦波時，反射信号是來自每個接口的每個反射正弦波的組合，包括來回的所有多個反彈。傳播回源的淨反射信号是每個正弦波的和，每個正弦波具有不同的幅度和相位，但全部具有相同的頻率，如圖3-5所示。
值得注意的是，當一組具有相同頻率但具有任意幅度和相位的正弦波相加時，所得到的波形也是具有相同頻率的正弦波。從50Ω源阻抗看，反射的正弦波幅度和相位具有DUT的總內建阻抗的資訊。這種輸入阻抗的替代定義比V/I的比值更一般化，并且是适用于所有結構包括極高頻率的測量技術的基礎。
DUT輸入阻抗的另一個定義是基于從DUT反射的已知阻抗上的電壓大小。反射系數是一個複數，是在每個頻率下整個DUT的總內建輸入阻抗的度量。
我們通過發送一個正在傳播的正弦波信号到被測裝置（其阻抗控制良好）來測量被測裝置的輸入阻抗，并測量反射的正弦波的振幅和相位。從已知的源阻抗和測量的反射系數中，我們能提取出DUT的阻抗。該輸入阻抗是從連接配接正面看的總輸入阻抗，包括任何固定裝置加上DUT。
執行這種測量的正常儀器是矢量網絡分析（VNA）。
3.4 用VNA測量阻抗
矢量網絡分析儀中的矢量是指儀器測量波的相位和幅度的特征。要想做到這一點，它必須分離出入射和反射信号，二者在相同的互連結構中傳播，盡管方向相反。
網絡分析儀的源阻抗一般是50Ω。通常在連接配接它的同軸電纜末端進行校準。VNA已經使用了50多年，并且已經制定了詳細的形式來描述它們的測量标準。
VNA和DUT之間的連接配接被稱為端口。VNA的電子線路将正弦波發送到每個端口，同時測量從DUT傳回到VNA端口的任何正弦波。 DUT所能看到的每個端口阻抗都被校準為50Ω，這包括源端接和精密的同軸電纜。
隻需要測量兩個相鄰導體之間的電壓就能夠區分進出VNA的波形與普通示波器的不同。但它不能區分測量電壓的傳播方向。圖3-6顯示了在一個正常運作的電路闆上，信号和傳回導體之間的測量電壓。闆上端子之間的瞬時電壓快照沒有關于信号在互連傳播方向上的資訊。
如果教育訓練僅是讓你作為一名工程師并使用示波器來檢視信号，那麼你将會一直無法看到電壓真正在傳導。許多示波器信号是在相反方向上傳播的兩個波的組合，并且同時測量為探測位置處的總電壓。如果探測點位于互連位置的中間，則尤其如此。
示波器隻能測量信号和傳回路徑之間的總電壓，而不是信号傳播的方向。必須使用進一步的分析來解釋示波器上的電壓信号，并且将互連中各個方向上傳播的信号進行分類。
VNA被設計為測量每個端口在兩個方向上傳播的波的幅度和相位。
正弦波可以從任何VNA端口出來。正弦波的一部分進入DUT，而另一部分散射出DUT傳播回到源。VNA測量從VNA出來進入DUT的入射波和從DUT傳回的散射波。從DUT散射回來的正弦波與進入DUT的波的比值稱為散射參數，簡稱S參數。圖3-7顯示了VNA一個端口的示意圖。這也是用來模拟VNA測量的SPICE電路。
在這個電路中，信号源産生一個正弦波。這個電壓通過一個精确的50Ω電阻傳輸到精确的50Ω同軸電纜上。我們确切知道傳播到50Ω電纜的入射電壓。它正好是正弦波源電壓的一半，因為它基于50Ω電阻和50Ω傳輸線的分壓器。
在實際中，我們通過測量圖3-7所示電路中另一個分壓器上的電壓Vref來間接測量這個入射電壓。該電壓與傳播出VNA的入射電壓完全相同，它從端口1輸出至傳輸線中。這是入射到DUT的波形。
由于與端口的50Ω源阻抗相比DUT的阻抗會發生變化，是以淨反射波傳播回VNA。這個單一的淨波（可能是多個傳回VNA的正弦波的疊加）将通過标記為Vtotal的内部測量點。我們用精密複雜的電壓表測量此點總電壓的幅度和相位。
像任何示波器一樣，在同一個同軸電纜中，這個位置的電壓表不能将從左到右傳播的反射電壓波與從右向左傳播的入射電壓波分開。隻能測量總電壓，總電壓是Vincident + Vreflected的總和。由于Vincident是在純電阻分壓器中獨立測量的，是以我們可以很容易地從以下公式中提取出反射電壓：
傳播到VNA端口1的任何反射波都将被50Ω源電阻端所截止，永遠不會回到DUT。
我們根據測量的Vtotal和Vref計算反射系數，它相當于Vincident。因為兩個波的相位也被測量了，是以反射系數是複數。
DUT的S參數由從每個DUT端口出來的正弦波與進入每個DUT端口的正弦波比值組合而組成。為了跟蹤DUT端口中出入信号的所有組合，每個端口都标有一個索引号，S參數的下标用來辨別出端口和入端口。
S參數的定義是：
反射系數S11是端口1的反射信号與端口1的入射信号的比值。該參數通常被稱為回波損耗。插入損耗是從DUT端口2出來的正弦波與進入DUT端口1的正弦波比值的幅度。插入損耗是S21的幅度大小，通常以dB為機關。
S參數已成為描述互連結構高頻特性的實際标準。是以在了解S參數上所花費的努力是值得的。
在S參數的表示形式中，S11與反射系數完全相同。由于VNA端口的源阻抗為50Ω，是以反射S參數中S11與DUT輸入阻抗相關，為：
我們将上式重新排列後，基于反射信号的定義，DUT的輸入阻抗為：
這是測量任何DUT阻抗的基礎，其頻率可高達50 GHz。一個代數變換可将測得的複數S11轉換成複數阻抗。
被測裝置（DUT）輸入阻抗的另一個定義基于S11。沒有使用假設或模型将裝置的S11轉換為輸入阻抗，它隻是一個複數代數。這個定義完全等同于頻域中阻抗的定義V/I。 它隻是開創了測量阻抗的新方法。
3.5 示例：測量DIP中兩條引線的阻抗
為了展示如何使用VNA測量阻抗，我們将一個老式的陶瓷DIP（雙列直插式封裝）焊接到一個SMA（子母版A）連接配接器上，作為與VNA連接配接的夾具。測試結構如圖3-8所示。我們選擇了兩條相鄰的引線作為信号和回路連接配接。
VNA将正弦波發送到一對引線中。它測量通過VNA階躍的每個頻率上反射的正弦波。在每個VNA頻率下測量S參數中的S11。圖3-9顯示了利用這個DUT測得的S11。封裝的鍵合架是開放的，引腳沒有連接配接到測量的任何東西。能看到SMA連接配接器的輸入阻抗最初是在低頻下測量的。
我們将在整個測量範圍（10MHz～1GHz）内測出S11的值并逐頻率地轉換為使用複數代數的輸入阻抗。我們從中可計算輸入阻抗：
式中，ZDUT(f)是每個頻率下DUT的複數輸入阻抗；S11(f)是每個頻率下測量的S參數。
我們可以在任何SPICE仿真工具甚至Excel中執行這些運算。圖3-10顯示了測得的S11與轉換後輸入阻抗之間的比較。
請注意，每個頻率上提取的阻抗幅度和相位與S11在相同頻率下的幅度和相位直接相關，但是關系非常複雜。以S11的相位為例，預測輸入阻抗的相位非常困難。請注意，因為S11的大小實際上恒定為0dB，是以在S11的相位中确實包含所有的阻抗資訊。
即使回波損耗和阻抗都是複數且每個都有一個幅度和相位，回波損耗的相位和阻抗的相位也并不相同。阻抗的相位是由每個頻率處回波損耗的大小和相位的複雜組合而引起的。不要混淆S11的相位和阻抗的相位。
每當我們想檢視頻率圖上的阻抗時，通過在對數對數坐标（log-log scale）上繪制阻抗和頻率，解釋資料幾乎總是更容易。在對數坐标中，理想電容器的阻抗是斜率為-1的直線，理想電感器是斜率為+1的直線。
對數對數坐标上一目了然地顯示了電容和電感的性質。圖3-11顯示了測量出的阻抗，對數對數坐标（log-log scale）上顯示幅度，線性對數坐标（linear-log plot）上顯示相位。
很明顯，在這個阻抗圖中，封裝引線在低頻時看起來是容性的，然而在800MHz左右時看起來是感性的。這種初始行為提供了如何在低頻下将封裝引線模組化為簡單電容器的線索。在QUCS或Keysight進階設計系統（ADS）等仿真環境中，我們可以将測得的阻抗資料與通過簡單模型預測的阻抗進行比較。最簡單的模型是理想電容器。圖3-12将測得的阻抗與4.8 pF電容的模拟阻抗進行比較。
使用VNA我們可以從回波損耗中測量出任何DUT的阻抗，并将其帶入仿真環境進行進一步分析。利用測量的DUT S參數和拟合理想的基于電路拓撲結構的模型來提取模型參數的過程有時被稱為基于測量的模組化。有時也被稱為黑客連接配接。
實際上，我們正在研究一個可擴充的模型來描述互連的測量結果，在其中我們可以修改或“劈開”它探索假設問題。這是識别互連行為根本原因的強大技術。
3.6 示例：測量小導線回路的阻抗
我們可以使用VNA技術來測量任何DUT對各種元件的高頻阻抗。圖3-13顯示了一個直徑約為1in(1in=0.0254m)的小導線回路，用單端口VNA來測量，同時測得S11的幅度和相位。導線回路連接配接在VNA端口的信号和參考端子之間。在此測量中，兩個連接配接器中的一個連接配接到VNA端口。
利用回波損耗定義的阻抗，我們可以提取出這個導線回路的測量阻抗。作為一名工程師，牢記博加丁法則第9條是很重要的。
要永遠記住博加丁法則第9條:“永遠不要在沒有事先預測結果的情況下進行測量或模拟。如果你發現了一些意想不到的東西，那麼這不是直覺錯誤，就是你所建立的測量或模拟方式是錯誤的。不管怎樣，調查兩者的差異将是非常重要的。另一方面，如果已看到所期望的結果，那麼你就會有一種溫暖的感覺，因為你知道你正在開始了解真實的世界。它是一個重要的信心建構者。”
在将測量的回波損耗轉換成阻抗之前，要對将發生的結果做出預期。我們希望這個環路在低頻時看起來像一個電感。在實體尺寸大約為波長1/10的頻率處，分解模型。對于大約1in直徑的環，其周長約為3in，在1/10波長時的頻率為：
在400MHz以下頻率時，這個環路的阻抗看起來像一個電感。阻抗從低到高進行變化，并且随着頻率的增加而增加。同樣，電阻應該是非常小的，可能由于趨膚深度而使頻率略微增加。圖3-14所示為從銅回路的回波損耗中提取的測量阻抗。
測得的阻抗看起來像是理想的電感。如果我們假設這個結構的模型是一個理想電阻串聯一個理想電感，那麼我們可以預測阻抗為：
式中，Z是DUT的阻抗；R是銅環的串聯電阻；ω是2πf；L是回路電感。
我們從阻抗的實部和虛部分别提取每個頻率下的R和L值。
使用簡單的代數關系從每個頻率的測量阻抗中提取出這些項。圖3-15顯示了這個銅回路中R和L的值。
當頻率高于400MHz時，我們發現電感開始急劇增加，這正如我們對分布式效應的預期。當我們看到這個資料時，立即想到3個問題：
1）這個電感量多少是由環路引起的？多少是由未校準的SMA夾具産生的呢？
2）由于趨膚深度效應，電阻是否随頻率增加？
3）為什麼資料噪聲低于0.1Ω？
雖然單端口VNA是在高頻測量DUT阻抗的有力工具，但它在測量低阻抗時有一定的局限性，并引出一些技術問題。
3.7 低頻下VNA阻抗測量的局限性
使用VNA測量低阻抗的第一個實際問題與反射信号的信噪比有關。如果DUT的阻抗是1Ω，則S11的幅度為：
雖然這僅比-1大4％，但是對于典型的VNA來說，與-1進行區分是很容易的。假設DUT的輸入阻抗是0.1，反射系數将是：
測量出反射信号系數為-0.996而不是-1是很難的，并且測試會對少量噪聲敏感。以dB為機關時，這是-0.035 dB，是非常小的值，通常在校準過程的可重複性噪聲限度内。即使如此，對于0.1Ω的電阻測量還是相當一緻。當電阻低于0.1Ω時，S11的測量值消失。
第二個問題是夾具連接配接DUT的僞像。即使使用完美無損的傳輸線将VNA的校準端連接配接到DUT的末端，傳輸線夾具的相位延遲也會給測量的相位添加一個僞像，并使提取的阻抗失真。我們可以用一個簡單的電路很容易地進行仿真，如圖3-16所示。
在這個例子中，我們将傳輸線的長度從0增加到1in，增量為0.25in。理想的R為0.01Ω，理想的L為1nH。當由理想傳輸線模拟的長度固定增加時，S11會增加一個僞相位。這會影響阻抗的相位，并影響提取的電感和電阻。提取的電感随着夾具的長度而增加，并開始在高頻端顯示出頻率依賴性。串聯電阻也似乎對頻率有依賴性。
單端口VNA測量不僅可以檢視DUT，還可以檢視夾具。提取的電感較高是由于傳輸線夾具中附加的串聯電感造成的。
這意味着在進行單端口阻抗測量時，不可能将DUT的電感與測量出的總電感精确地分開。即使是幾分之一英寸的短夾具也會覆寫掉低電感DUT測量值。如果能準确知道夾具的屬性，則存在從夾具加上DUT的測量中“去嵌入”DUT的可能性。然而，夾具的貢獻越大，去嵌入的過程就越困難。
這表明在使用單端口阻抗測量方法時，應使用最小長度的夾具，例如微探針，其針對探針尖進行校準。
圖3-17給出了一個探測簡單通孔結構焊盤的微探針示例。
VNA正好在探針末端被校準，有效地消除了測量中任何夾具的長度。雖然這大大減少了測量時的夾具僞影，但它引入了接觸電阻。
單端口阻抗測量的第三個問題是探針的接觸阻抗。探針與DUT的接觸是“幹”觸點。對于金金觸點，其在0.05Ω的範圍内變化；對于氧化焊料或銅墊表面，變化可高達2Ω。
即使探針功能是在測量範圍外校準的，探針尖端的變形或探測DUT時的微小變化也會影響已經校準的探針尖端的殘留回路電感。
例如，小環路的典型電感約為20pH/mil(1mil=25.4×10-6m)。如果探針沿着焊盤變形或磨損僅為5mil，那麼探針尖端的殘留回路電感的改變将多達5mil×20pH/mil=100pH，這個值可能已經超過校準值。
對于大多數探針尖端來說，在最好的情況下，阻抗測量的本底噪聲限制在大約0.05Ω和0.1nH之間。圖3-18标出了這個阻抗範圍。
探針接觸阻抗的可重複性為單端口VNA阻抗測量設定了基準底闆。在高于100 MHz時，這将電容測量範圍限制<0.01μF，電感測量範圍> 0.1 nH。這是PDN元件特征的重要限制，因為片上電容值可以達到0.001μF，通孔電感可以達到0.01nH。
這也是實驗室實體單端口測量的一個限制。如果僅包含DUT而沒有任何夾具，那麼仿真的S11仍可用于提取DUT的輸入阻抗，即使在阻抗很低時。
單端口VNA測量結果可以轉換為阻抗，但對于低于0.1Ω的阻抗，3個僞像（信噪比、夾具傳輸線相位和接觸電阻）會導緻錯誤的測量值。測量典型的PDN阻抗需要不同的技術。
進行PDN測量（通常是非常低的阻抗）需要不同的技術。雙端口VNA技術源于四點開爾文低電阻測量方法，并突破了單端口VNA技術的限制。
3.8 四點開爾文電阻測量技術
隻要兩種金屬進行幹接觸，就會産生接觸電阻。任何兩個金屬表面之間的接口處都存在串聯電阻。在沒有氧化物或金屬化合物的情況下，由于兩個表面實際接觸的區域非常小，因而産生接觸電阻。電流通過這個狹窄的接觸區域時，阻力增加。我們通常稱這種阻力為收縮或擴散阻力。它随着實際接觸面積的增加而減小，如接觸壓力增加時。在金金表面上，100g重量的金屬，接觸電阻約為20ｍΩ。
在氧化物存在時，這種接觸電阻可以顯著地超過100ｍΩ。在焊料為鋁和銅等表面容易氧化的金屬時，接觸電阻可高達2Ω或更高。
當導體結構的電阻小于1Ω時，測量的串聯電阻中接觸電阻占主導地位。此方法最初由威廉·湯姆森（William Thomson）開發使用的，他是一位傑出的實體學家，于1907年去世，其職業生涯長達50多年。
湯普森是蘇格蘭格拉斯哥大學的自然哲學教授。他早期的成就之一是對第一條橫跨大西洋電纜進行的分析，為此他發明了傳輸線的概念。他是第一個推導和介紹電報員方程的人。由于對大西洋電纜修理所做出的努力，他被授予爵士爵位并在早期被稱為威廉·湯姆森爵士。
他是英國女王為上議院任命的第一位英國科學家，并以開爾文勳爵的頭銜來紀念在其大學附近的河流。從此他被稱為開爾文勳爵。 開爾文溫标以他的名字來命名，以表彰他發現最低溫度的可能極限。
在對電的其他研究中，他發明了一種簡單的技術來克服接觸電阻以測量金屬導體的固有低電阻。
在傳統的雙線電阻測量中，電流源會通過與DUT接觸的導線産生電流。可測得通過導線的電流I和導線上的電壓降V。 DUT的阻抗按V/I的比值來計算。與DUT接觸的兩條串聯導線是引線的串聯接觸電阻。這種方法通常被稱為雙線測量。
在傳統的雙線電阻測量中，用于産生電流的兩根引線同樣也可用于測量電壓。這意味着實際測量的是DUT的電阻加上串聯的接觸電阻。開爾文勳爵找到了解決這個問題的方法。
在開爾文勳爵的方法中，電壓引線與電流引線分開，使其與DUT分别接觸。四條引線連接配接到DUT。這種技術通常被稱為四線或開爾文測量。通過器件的電流仍然是可測量的，并流過串聯的接觸電阻。在開爾文技術中，使用獨立的引線測量DUT兩端的電壓。雖然在電壓引線上也有接觸電阻，但是電壓表的阻抗通常很高，是以接觸電阻不會影響電壓測量。圖3-19概括了這兩種配置。
開爾文技術的本質是電流測量和電壓測量分别使用獨立的引線。這是測量直流低阻和高頻低阻的基礎。
提示為了避開接觸電阻（或阻抗）效應，兩根分開的引線來流過電流，另外兩根引線測量電壓。這可将DUT的阻抗與連接配接它的夾具阻抗分開。
3.9 雙端口低阻抗測量技術
如本章前面所述，我們可以使用單端口網絡分析儀來測量阻抗。盡管它是單端口，但實際上是兩根導線連接配接到DUT的：信号導體和回路導體。這種技術對探針和夾具中的接觸阻抗非常敏感，且僅在阻抗高于0.1Ω時準确測量。如果使用VNA的兩個端口，則可能克服此限制。
在雙端口技術中，一個端口将電流回路驅動到DUT中。這會在DUT上産生電壓降。第二個端口測量DUT上産生的電壓。 DUT需要兩個獨立的觸點，以便兩個探針不共用觸點路徑。圖3-20展示了雙端口技術。
從端口1上看，我們可以看到DUT的低阻抗與端口2的50Ω電阻并聯。如果DUT的阻抗比端口2的阻抗低得多，則它會分流端口2的阻抗，這是PDN DUT測量時的常見情況。當端口1的入射信号遇到DUT時，其阻抗非常低，反射系數接近-1。
正向信号Vincident在電流回路中以順時針方向循環接近DUT，向下傳播到50Ω的電纜。入射電流回路的大小為Vincident/50Ω。負向信号Vreflected從DUT上傳回，電流環路向端口1傳播，也沿順時針方向循環。反射信号電流環路的大小為Vreflected/50Ω。流過DUT的淨電流是DUT上這兩個電流回路的總和。
當DUT的阻抗很低時，反射系數接近-1。反射電壓與入射電壓的大小相同，但極性相反（180°的相位變化）。沿順時針方向循環的反射電流環路與入射電流環路的幅度相同。通過DUT的淨電流回路是入射電流回路和反射電流回路的總和，它們都以順時針方向循環。當DUT的阻抗遠低于50Ω時，DUT的電壓基本下降到零，而通過DUT的淨電流是入射電流的兩倍。這是短路傳輸線的預期行為。
淨電流在DUT上産生一個很小的電壓，這個電壓是由端口1流出電流兩倍的阻抗時間來确定的。DUT上的這個小電壓被發射到右側傳輸線并傳送到端口2，由端口2的接收器來測量它。S21的定義是DUT流出端口2的電壓除以DUT流入端口1入射電壓的比值。由式（3-16）得出：
值得注意的是，當DUT的阻抗非常低時，測得的S21就是DUT的阻抗除以25Ω。這基于50Ω的端口阻抗。測量S21使用的是DUT阻抗的直接測量方法。我們通過式（3-17）可簡單地得到DUT的阻抗：
在雙端口測量中，當DUT的阻抗非常小時，DUT的阻抗大小與S21的值成正比。S21的相位與阻抗的相位相同。這是一個相當簡單的關系。
請注意，S21表示複數，而不是dB。為了在以dB表示S21時可得到阻抗，我們首先将其轉換為幅度，然後對其進行縮放。通過式（3-18）将以dB為機關的S21的幅度轉換為阻抗：
例如，如果S21的測量值為-20dB，那麼阻抗值為Z=25×10^（-20/20）=2.5Ω。當S21為-40dB時，阻抗為0.25Ω。當S21為-60dB時，阻抗為25mΩ。測量毫歐姆範圍内的阻抗時需要使用VNA的全部動态範圍。上述公式是一階近似，如果S21大于約-20dB時則不應使用，因為這違反了DUT電阻應遠低于50Ω的假設。
我們也可以用dB來表示阻抗，因為dB标度隻是代表兩個量比值的對數，這兩個量代表功率。但這兩個量帶來了兩個問題：“我們以什麼作為參考值？”和“我們認為阻抗是電壓還是電源？”
當以dB為機關表示阻抗時，它的表現類似于振幅或幅度，而不是一個功率，因為它直接與S參數中的一個成正比，S參數定義的是一個幅度。這意味着當以dB為機關将阻抗轉換回阻抗（Ω）時，我們使用的因數是20而不是10：
式中，Z［dB］是以dB為機關的阻抗；Z［Ω］是以Ω為機關的阻抗。
按照慣例，當用dB表示阻抗時，用1Ω作為參考值。當使用1mW作為測量功率的參考尺度時，我們将機關定為dBm。同樣，dBu是一個dB量級，與其他功率的參考值相比較，它為1μW。
同樣，我們使用dBΩ機關來确定以dB為機關的歐姆值。使用這個方式肯定會減少混亂，但目前還沒有采用這個慣例。相反，我們隻以dB為機關來表示阻抗。
如果要以dB為機關測量阻抗時将混亂最小化，那麼請将機關視為dBΩ，并記住阻抗表現為幅度。
例如，0dB的阻抗是1Ω、-20dB的阻抗是0.1Ω、-60dB的阻抗是1mΩ。
當以dB為機關描述S21且應用一階近似時，以dB為機關描述的DUT阻抗大約為：
其中，28dB=20×log（25Ω）。
如果測得的S21為-40dB，則以dB為機關的阻抗值為28dB-40dB=-12dB。阻抗值為10^（-12dB/20）=0.25Ω。
如果測得的S21是-60dB，則以dB為機關的阻抗值是28dB-60dB=-32dB。阻抗值為10^（-32dB/20）=0.025Ω。
回到關于阻抗和S21的讨論，公式Z=25Ω×S21是基于DUT阻抗非常低這個假設的。當沒有這個假設時，一般情況下它可用更多的代數關系推導出來并适用于任何DUT阻抗。圖3-21所示為阻抗提取電路。實際上它是具有連接配接到DUT的零長度傳輸線的VNA。
圖3-21給出了矢量網絡分析儀上兩個端口的集總等效電路模型，這兩個端口跨接在待測器件的終端。因為它是一個集總電路模型，是以沒有傳播波，隻在每個節點上有電壓和電流。
在這個電路中，我們根據電源的電壓和DUT的阻抗來計算在端口2處測量的電壓V2。這是一個簡單的電路理論。在端口2測量的電壓為：
圖3-22VNA的端口1的内部示意圖，它顯示了端口1入射到DUT的電壓是如何與源電壓、内部源阻抗以及從源到DUT的傳輸線相關聯的。同樣，在端口1處也有來自DUT的反射波。這兩種波都在端口1内部的傳輸線中傳播。它們的總和用端口1的内部電壓表來測量，記為Vtotal
在端口2處測量的電壓是根據DUT的阻抗建立的，我們可以将傳輸線效應考慮在内并将其轉換為S21。S21是進入端口2的信号V2除以入射到DUT端口1的信号比值。為了确定入射到端口1的電壓波，我們必須傳回到描述波進出端口的VNA模型。
DUT的入射電壓是從VNA的端口1輸出到DUT的端口1間的電壓。這可能是VNA電路分析中最令人困惑的一個方面。從端口1出來入射到DUT的實際電壓與DUT的阻抗無關，僅取決于源電壓和源串聯電阻的分壓器以及VNA的内部傳輸線。如圖3-22所示。
從左到右傳輸到DUT的入射電壓是源電壓通過源電阻和傳輸線阻抗間分壓器的結果。具有零傳輸線長度的集總元件電路和VNA端口電路的差別在于，傳輸線能夠使能源電壓和源阻抗引起的入射波。到DUT的入射電壓是：
使用這種關系将源電壓轉換成入射電壓，計算V2的式（3-21）為：
讀者可能會發現，通過檢查幾個DUT阻抗（包括零、25Ω和無限阻抗）的解決方案，可以驗證V2電壓對于集總元件和傳輸線電路表示是否是正确的。
S21的定義是S21=V2/Vincident。這種關系轉換為：
經過重新排列後，DUT的阻抗與S21的測量值關系式表示為：
這是一個确切的關系式并對DUT的任何阻抗值都是有效的。當DUT阻抗非常小時，S21非常小，并減小到先前的近似值ZDUT=25Ω×S21。
注意事項：當DUT阻抗變得非常大時，S21的測量會遇到數值問題，類似于阻抗變得非常小時S11的測量。測量低頻小電容或高頻大電感時也會有這種情況。對于PDN測量，我們最關心的是阻抗與25Ω相比是否非常小。
請注意，S21是複數，是以DUT阻抗也是複數。在這個表達式中一切都按複數代數來計算。
在雙端口開爾文VNA測量中，器件的阻抗與被測量的S21有一個簡單關系，在整個阻抗從高到低的變化範圍内它都是準确有效的。一定要記住，S21和阻抗都是複數，每一個都随頻率而變化。
這種簡單的關系是求解開爾文四線技術的關鍵，以測量在頻率大于1GHz時低于1mΩ的阻抗［3］。通過設定更高功率、平均值和窄通帶濾波器的VNA，S21中的噪聲基底可以達到-90dB。這對應于阻抗:
當使用這種關系式時，你可以使用任何雙端口VNA來測量低阻抗。隻需注意連接配接到DUT的端口，并避免3.11節中描述的重要的測量僞像。
3.10 示例：測量直徑為1in的銅環阻抗
在3.6節的例子中，我們還配置了用單端口VNA測量的1in直徑的銅回路，用于雙端口測量。将SMA連接配接器連接配接到回路的兩端，将兩個SMA的信号引腳連接配接到回路的一端，将兩個SMA的回路引腳連接配接到回路的另一端。在與單端口測量相同的頻率範圍内進行了雙端口測量。圖3-23顯示了DUT及其雙端口測量結果。
在S11測量值中确切的資訊很少，因為它是低阻抗DUT的單端口測量位。S21項有關于DUT阻抗的準确資訊。使用式（3-25），我們将測得的S21轉換成DUT的阻抗。圖3-24顯示了測得的S21和計算出的阻抗，均以對數對數坐标繪制。
提取出的阻抗不基于任何假設、模型或拟合。它是從S21的雙端口測量值中直接計算出來的。當此阻抗低于1Ω時，S21的幅度和相位與阻抗之間存在一種常見的模式。在這個低電阻範圍内，DUT阻抗約為25Ω×S21。這種簡單的關系式在電阻大于10Ω時失效。
在對數對數坐标中，以線性方式增長的阻抗表示串聯的電感。我們現在為DUT假設一個簡單的串聯RL模型，将阻抗的實部作為電阻R并将阻抗的虛部作為與電感L相關的項。圖3-25顯示了使用簡單的串聯RL電路解釋阻抗時，提取出的R和L的值。
從雙端口測量中提取的R值和L值如何與從單端口測量中提取的R值和L值相比對？為了進行比較，第二個端口需要斷開連接配接，而不是通過有50Ω負載的端口來加載。圖3-26中将提取的單端口和雙端口測量的R和L值進行疊加。
與單端口測量相比，從雙端口測量中提取出的電感值較低。這是因為在單端口測量的電感中有短SMA夾具的串聯電感所做出的貢獻。電感中的5nH差異是SMA夾具的串聯電感。
短SMA連接配接器的電感會使單端口和雙端口測量時提取出的電感産生顯著差異。這種夾具效應在雙端口技術中被消除，但是要考慮在雙端口技術中存在的另一個微妙的因素。
單端口和雙端口測量時提取的電阻也略有不同。在頻率較低的情況下，當電阻很小時，單端口測量會産生更多的噪聲。在頻率為10MHz時雙端口電阻約為8mΩ。在這兩種情況下，串聯電阻随頻率而增加。這是趨膚深度還是其他效果的表現？我們在下一節回答這個重要的問題。
3.11 夾具僞像說明
解釋任何來自DUT測量資料的一個重要方法是建立包括預期效應的等效電路模型并将仿真模型的預測結果與測量結果進行比較。這就是“黑客行為”的過程。測量行為與仿真模型之間的良好一緻性可以使人相信行為與模型是一緻的。
即使測量和模拟響應之間存在極好的一緻性，唯一準确的結論也僅是該模型與測量結果一緻。良好的一緻性不能證明這個模型是對現實情況的正确解釋，它們隻是一緻的。現實中總是會持續有另一個并具有相同頻率依賴性的影響。
模型預測值和測量之間的良好一緻性不能證明模型是正确的，隻能說明它與真實的DUT是一緻的。你永遠不可能做太多的一緻性檢查。通過的測試越多，我們對于模型就代表了DUT中“引擎蓋下”發生的事情的信心越高。
除了趨膚深度效應之外，阻力随頻率增加的另一個解釋是：簡單串聯的RL模型對于測量的事物是不完整的。我們用單個RL電路來解釋導線回路。從這個模型中，我們解釋了關于R和L值的雙端口阻抗測量。雖然這是一個很好的近似，但我們還可以改進模型。一種改進是将它們模組化為短傳輸線來在每個端口上添加SMA效應。
二階模型在RL電路的任意一側添加相同均勻的無損傳輸線以連接配接VNA的端口。從VNA的參考平面到DUT的互連結構通常稱為夾具。圖3-27顯示了一階RL電路元件模型和包括夾具在内的二階模型。
這個二階模型有4個參數：
R是導線回路的串聯電阻，随頻率改變；L是導線回路的回路電感，随頻率改變；Z0是SMA饋線傳輸線夾具的特征阻抗；TD是SMA饋線傳輸線夾具的時間延遲。
夾具最重要的作用是在S21中引入比單個DUT更多的相移。這将提取出DUT阻抗的一部分虛部轉換為實部，因為夾具的相位随着頻率而增加。
一種優化夾具和DUT參數值的方法是改變這些參數，直到仿真模型和測量結果之間存在良好的一緻性。這就是我們如何從測量中“破解”互連模型的過程。在低頻時，夾具的傳輸線元件不會影響仿真模型，是以我們可以從低頻響應中提取出DUT的R值和L值。
我們也可以提取SMA夾具的阻抗和TD。最初将特征阻抗近似為50Ω，并調整夾具的時間延遲，直到仿真模型的阻抗與測得的阻抗相比對。在簡單的手動過程中，二階模型的參數被提取為最适合測量的資料。優化程式也可以更精确地執行提取過程。每個參數的最終值是：R=0.005Ω、L=23nH、Z0=50Ω、TD=42ps。
圖3-28顯示了在測量的雙端口阻抗中提取的R值和L值與模型的預測值之間最終具有一緻性。提取的R值和L值基于将測量或模拟的雙端口S參數解釋為簡單的RL串聯模型。
測得的阻抗和模拟阻抗之間的一緻性非常好。一個簡單的RL模型可能會預測到阻抗線性增加。我們可以看到，SMA上傳輸線夾具的引入解釋了在600MHz左右（電阻和電容）的峰值和下降。
當SMA夾具的傳輸線模型被添加到模型中時，仿真的阻抗實部（我們天真地将其解釋為回路的串聯電阻）顯示出強烈的頻率依賴性。該模型使用了與頻率絕對恒定的理想R元素。然而，傳輸線夾具的存在使得仿真的阻抗實部看起來與頻率有關。
DUT的夾具為S21的測量增加了一個相位，它将一部分虛阻抗轉換為實阻抗，就好像串聯電阻随頻率增加一樣。這是夾具的神奇之處，是這些低阻抗雙端口阻抗測量中值得注意的主要僞像。
為什麼短的SMA夾具引線顯示為阻抗的實部并且随頻率增加？此問題有一個簡單的解釋。每一端的傳輸線段都為S21增加負相移，S21随頻率增加。由于阻抗和S21實際上是相同的，是以這相當于在阻抗上加上一個負相移。回路電感具有接近90°的相位，來自短傳輸線夾具的負相移将該相位移向零。這增加了阻抗的實部，我們錯誤地将其解釋為阻抗元件。
随頻率增加而增大的阻抗實部不是由電阻器産生的，而是由阻抗的相移産生的。是以不需要使用“趨膚深度”效應來解釋随頻率增加的阻抗實部。我們認識到，從雙端口S參數中提取的阻抗實部不僅僅是R元件的貢獻，還有包括R元件在其中的整個電路的功能。
所有這些都需要測量結果和模拟阻抗之間達成良好的一緻性，并且此模型為一個包含夾具的簡單串聯RL電路。如果在包含夾具模型之後，我們仍然沒有達成一緻性，那麼我們可以加入一個小的并聯電容來說明回路中從一半到另一半的耦合，特别是在更高的頻率下。
在這個特定的環路例子中，僅需要一個簡單的RL電路模型，直到頻率約為300MHz時分布式效應開始。
作為一般規則，從最簡單的模型開始，根據需要建構複雜模型來比對更高頻率産生的效應，這總是一個好方法。令人驚訝的是，非常簡單的模型是如何與實際結構的測量行為相比對的，甚至在非常高的頻率時。
3.12 示例：測量通孔的電感
我們建構了一個簡單的測試工具，以提取在信号線和微帶傳回路徑之間短路的總電感。圖3-29顯示了短路印制闆的特寫和結構圖。
這個雙層印制闆有一個互相連接配接的50Ω微波傳輸帶追蹤連接配接着兩個SMA連接配接器。一個50mil直徑的洞鑽在走線的中間，一條50mil直徑的電線嵌入其中。它被焊接在頂級信号線和底部傳回平面之間，以使信号線短路。這是我們将用雙端口技術測量的通孔結構。這個微傳輸帶和SMA充當與VNA相連的夾具。圖3-30顯示的是雙端口S參數和轉換阻抗。
用RL電路等簡單模型來描繪這個通孔，我們可以根據R值和虛數部分來解釋測量阻抗的實部進而近似得出L的值。我們可将阻抗值轉換為R值和L值，如圖3-31所示。
我們又可以看到了一個電感随着頻率的下降而增加且電阻随着頻率的增加而增加。這是真實的嗎?正如前面提到的，我們可以使用一個更複雜的模型來解釋基于頻率的電阻和電感的下降，這個模型包括了夾具的模型。這與在3.6節和3.10節中使用的RL模型拓撲結構完全相同，隻是使用了不同的參數值。為此，在均勻傳輸線的中間，與實測資料最一緻的參數是R=0.0007、L= 0.28nH、Z0=50Ω、TD=210ps。
模拟測量和測量阻抗之間的一緻性在整個帶寬測量範圍内的二階模型中都是非常好的。圖3-32顯示了阻抗的實部和單個等效電感。
看起來像是依賴電感和電阻頻率的通孔實際上是一個測量裝置，它是由夾具的相移所引入的。對測量的解釋必須包括通向DUT的夾具。當正确的測量方法從理想的傳輸線饋線到理想的L和r時，我們可以在完整的2GHz帶寬中重制精确的測量資料。
分析實體結構的測量值，看看它們是否合理，這很有啟發意義。從通孔的幾何形狀，我們可以估計直流電阻和總電感。
一個短柱的部分自感和直流串聯電阻近似為
式中，R是串聯電阻（Ω）；ρ是銅的主要電阻率=0.7×10-6Ω·in；Len是通孔的長度 = 0.064in；r是通孔半徑=0.025in；Ltotal是通孔的總電感（nH）。
由于通孔的傳回路徑相對較遠，是以我們近似通孔的部分自感系數作為通孔的總電感。把這些值作為通孔的實體特性，直流串聯電阻和總電感大約為：
從測量中提取的串聯電阻約為0.7mΩ,這比預期的0.02mΩ高出35倍。這可能與VNA的本底噪聲和一些趨膚深度的阻力有關。在10MHz的時候，銅的趨膚深度大約是0.8mil。現在電流流過的橫截面不是幾何面積，而是0.002in2(1in=0.0254m)，但圓環周長乘以趨膚深度或2πr×0.0008in=0.00013in2。在10MHz時有0.002/0.00013約為15倍。這是提取的兩倍。實際的電阻随着頻率的平方根而增加，被夾具的僞像所掩蓋，這導緻了随頻率的平方而明顯增加的電阻。
通過估計直杆的局部自感系數，預測通孔的總電感值為0.29nH，這與0.28nH的提取值非常接近。我們看到這些測量值對于這個結構來說是合理的。
導線回路和通孔的例子都說明，雖然雙端口能比單端口測量更小的阻抗，但在解釋結果時仍然需要多留意。在高頻情況下，連接配接DUT與SMA的夾具的相位變換的影響需要特别的注意。當對夾具進行簡單模組化後，是有可能分離出DUT和夾具的固有低阻抗特性的。
盡管雙端口消除了單端口測量的僞像，但是由于來自連接配接DUT到SMA連接配接器和VNA的夾具的相移，是以仍然需要對結果進行小心解釋，特别是在高頻的情況下。
3.13 示例：印制闆上的小型 MLCC電容器
單獨測量離散元件的性能通常是非常困難的。在DUT和VNA連接配接的SMA之間需要某種連接配接。在電容器的情況下，如果不知道它是如何安裝到夾具上，那麼是不可能測量電容器固有特性的。相同的電容器将會有完全不同的阻抗曲線，這取決于它所依附的夾具結構。考慮到這一限制，測量任何簡單離散電容的阻抗曲線及其具體的安裝電感是很容易的。
一個常用的夾具是一個從邊緣輸送進平面的四層印制闆，在那裡，SMA連接配接到電路闆的中央區域，這裡安裝了分立的電容器。
X2Y衰減器就是一個這樣印制闆，是為雙端口測量而設計的，配置了不同的安裝墊。通過将電容器移動到不同的墊子上，我們可以很容易地測量不同電容器或不同電容器對阻抗的影響。圖3-33顯示了印制闆和一個展示電容通孔和内部平面的橫截面。
阻抗比對簡單RLC電路的曲線。事實上所有常用的電容都顯示了這種簡單的行為。通過在模型中調整R、L和C值，我們可以找到一個與測量值幾乎相同的阻抗曲線的結合。
使用以下值後，能得到很好的近似，如圖3-35所示。
R=0.01Ω
C=175nF
L=0.41nH
這個簡單的模型能夠很好地描述這個真實的元件，這是非常值得注意的。但是，這個模型最大隻能比對大約400MHz的度量響應。正如我們以前看到的那樣，夾具的有限尺寸開始在高頻率下起作用，并且它必須包含在模型中。在每一端夾具最簡單的模型是一條短均勻的傳輸線。
值得注意的是，以各種方式安裝在電路闆上的實際電容的測量阻抗曲線與一個簡單的RLC電路在非常高的頻率時很比對。複雜的結構可以有簡單的模型。
在這個電容固定闆上，從SMA的起始端到闆中心（電容安于此處）的連接配接長度在每一邊大約都是0.7in。再次，選擇簡單的傳輸線來表示夾具。長度被寫死到傳輸線模型中，将特征阻抗作為唯一參數來比對測量資料。經過幾次試驗後，發現3.5Ω得到了很好的一緻性。這是一個合理的值，因為SMA和電容之間的連接配接是一個寬的平面。
當在RLC模型的任何一端添加傳輸線夾具模型時，我們看到圖3-36所示的結果是非常好的。
這個簡單的RLC串聯電路描述電容器和兩種均勻的傳輸線，以便描述電容器夾具具有非常好的近似。評價測量和模拟阻抗之間的剩餘差異是電容器的一個真實特性，還是與這個簡單模型沒有考慮到的夾具寄生有關，這是很困難的。這就是為什麼你應該不斷設計夾具，以便在測量中引入盡可能少的僞像。
由于夾具長度引入的僞像影響了提取阻抗的實部，是以要設計盡可能短的夾具，并且使傳輸線電阻盡可能接近50Ω。
存在這樣一種可能性：當工作頻率從40MHz增加到800MHz時，電容器阻抗的實部反映了它的真實特征，這可能與陶瓷的耗散因子、高頻時電容闆的數量、電容器的串聯電阻和連接配接的導體有關。這些特性不包括在簡單的RLC模型中。
從模型中提取電容值是電容器的大容量電容。這個基準為220nF。提取值為175nF。這大約降低了25%，是預料之中的。
提取的電阻是0.01Ω。這通常被稱為等效串聯電阻(ESR)。ESR是電容器的一個重要特性，它在阻尼并聯諧振中起着主導作用。
L=0.41nH這個值被稱為等效串聯電感(ESL)。它不是電容的固有值，而是與其如何安裝到印制闆上有關。它是電容器中最重要的設計術語，因為它從根本上限制了PDN所需要的電容器的最小數量。将電容器內建到某個系統的目的是設計盡可能低的ESL。在這種情況下，ESL的相對較低值是由X2Y電容的特殊設計而造成的，這使得安裝電感值很小和通孔和焊盤幾乎是内置在測試闆上的。
根據電容器的安裝方式，我們可以測量ESL的任意值，這取決于它是如何安裝到印制闆上的，電容器下的電路闆的層疊形式，以及在電容器和端口位置之間有多少分散電感存在。它不是電容的固有特性。
我們可以利用雙端口技術來探索不同的電容安裝技術，并通過經驗來确定總安裝電感。例如，圖3-37顯示了兩個類似電容器的測量阻抗曲線，這些電容器安裝在一個多層固定闆上不同軌迹長度的表面上。在這兩個例子中ESL為0.2nH和0.9nH。
高頻端的阻抗顯示了在兩種不同安裝技術下ESL的巨大差異。在接近通孔焊盤的安裝中，從測量中提取的ESL是0.2nH。當表面的軌迹隻有20mil長的時候，把電容墊連接配接到通孔中，ESL就會顯著增加到0.9nH。這個例子說明了電容設計的小細節對實作低ESL是多麼重要的。
利用這些低阻抗測量技術，我們可以測量電容的安裝電感。值得注意的是，細微的差别對安裝電感有很大的影響。
3.14 進階主題: 測量片上電容
測量低阻抗的雙端口方法不局限于非常低的阻抗。該方法也适合測量與片上電容阻抗相關的大動态範圍，這是PDN最重要的屬性之一。
本節使用3種構造對片上電容介紹了雙端口測量:僅從碰撞角度，從單個成對封裝球的角度，以及從兩對封裝球的角度。在每一種情況下，我們必須解釋測量方法以包括測量裝置中一些未校準的擴充。通過對兩個端口使用兩個不同的球或碰撞對，我們可以對DUT進行更深入的測量，并消除一些與真正想測量的裝置串聯的阻抗。然而，雙球對的測量有時會因插入損耗或超跳效應而降低。我們從探索隻有碰撞開始。
圖3-38示範了從C4碰撞中探測片上Vdd和Vss軌道的測量配置。該晶片由VNA進行偏置，兩個探針點相對較近。VNA被校準到微探針的尖端。這些小技巧的剩餘、未校正或不可複制的電路元件可以粗略地近似為一個傳輸線元件，其阻抗為50Ω，而TD大約為1ps。這與大約10mil的尖端位置和變形有關。
我們用從300kHz到3MHz的VNA測量雙端口的S參數。在S21中，我們應用下式提取阻抗：
圖3-39顯示了S21 的測量和ZDUT的計算。
用兩種方法将阻抗提取到晶片焊點上。首先，我們在一個簡單的RLC電路模型上進行仿真。RLC參數被優化以适應測量的S21資料。選擇電器值來比對低頻阻抗。調整電阻值以與最低阻抗周圍的性能比對，并調整電感值以比對高頻阻抗。圖3-40将測量阻抗與RLC模型中的模拟阻抗進行了比較，這裡使用了最佳拟合值。
值得注意的是，如此簡單的模型與片上的PDN測量阻抗曲線比對得很好。通過仿真模型，對該晶片和電源軌進行了81.5nF的電容提取。電感的極低值隻有2pH，這與從接地輸電網向片上電容的極低的擴散電感有關。這是在片上和小尺寸間Vdd和Vss網格的一個顯著優點。
另一種提取阻抗曲線的方法是，假設有一個RLC串聯拓撲結構，并利用阻抗的虛部計算C和L值。阻抗的實部為R，在每一個測量的頻率點上，它對PDN阻抗給出了一個感性和阻性的估計。圖3-41顯示了用R、L、C提取值從S21測量中獲得的轉換阻抗。
假設RLC電路拓撲結構，我們可以用兩種方法來獲得測量阻抗曲線。第一種方法涉及電路仿真和帶有優化參數值的曲線拟合;第二種方法是将R作為阻抗的實部，C和L作為虛部，并在每個頻率點進行計算。
C的最佳值是在模拟和曲線拟合時低頻狀态下所期望的81nF。C在40MHz以上開始變化。這是因為阻抗不再是由電容決定的，而是由電感決定的。
電感值在1MHz以上時達到2pH。這接近本測量的基底噪聲。電感的頻率變化是由于阻抗的虛部是大于L引起的。
電阻顯示出對一些頻率的依賴性。在低頻時，這可能是由于二氧化矽絕緣材料的媒體損耗或洩漏電流造成的。在高頻時，電阻的輕微下降可能是夾具影響的。
在這兩種方法中獲得的70mV的電阻值都是由Vdd和Vss在晶片網格上的傳播電阻以及片上電容的分流電阻進行組合得到的。圖3-42展示了片上分布式電容和電阻固有的3D特性。
在這個例子中，大約在100MHz的情況下，阻抗呈現電阻性。造成這種特性的電阻元件在近似電路網絡中被識别出。在高頻時，與對應的并聯電阻相比，分布式電容具有低阻抗，而互相碰撞的電路網絡幾乎是純電阻性的。
當在兩對焊點之間進行測量時，可以直接根據插入損耗的S21來解釋傳輸阻抗。端口2的電壓與端口1的50Ω源阻抗的電阻分壓網絡、電路網絡的等效串聯和并聯電阻，以及端口2的50Ω阻抗有關。對于特定的探測焊點，電壓分壓網絡導緻從端口1到端口2的VNA信号衰減到-50dB。
如果端口2從端口1移動到更遠的地方，那麼在電源和接地網之間就會有更多的電導和串聯電阻，這都會在2号端口中産生較低的電壓和更大的衰減。傳輸阻抗的下降表現為較低的電阻。将轉換阻抗和提取的等效電阻解釋為對晶片網格的串聯阻尼電阻是不正确的。它是并聯和串聯電阻組成的複合值。其值的本質是一個三維的平面效應。
這是一個普遍問題，通常發生在分布式結構雙端口PDN測量中。我們必須使用兩個端口和插入損耗S21來解釋阻抗，因為一個端口和S11在高頻的低阻抗測量中不能很好地工作。但是雙端口測量實際上是插入損耗的測量并給出一個Z21值（這是一個傳輸阻抗）。在雙端口測量中總會存在一定數量的衰減。這有時被稱為空間衰減，不應被解釋為低阻抗。在對分布式平面結構的所有PDN雙端口測量的解釋中，應考慮插入損失，它也稱為互阻抗和空間衰減。
對分布式結構傳輸阻抗的測量進行解釋是很困難的，特别是當涉及串聯和并聯阻抗時。在沒有使用三維分布模型将測量的傳輸阻抗與模拟傳輸阻抗進行比對的情況下，隻可能進行粗略的解釋。
從PDN諧振的角度來看，這種等效的片上分布式電阻是很好的，因為它有助于在并聯諧振中抑制峰值阻抗。然而，對于PDN諧振，由于封裝金屬層有更低的電阻是以這種電阻被縮小了。封裝金屬層通過在其表面分布的許多凸起連接配接到晶片上，并提供另一層互連層，以結合分布式的片上電容。
現在我們從“片上碰撞”移到“封裝焊球”。當通過封裝檢測到晶片時，必須根據組合結構對阻抗進行解釋。圖3-43展示了通過封裝探測晶片的兩種方法。
當端口1和端口2的探針在封裝上接觸相同的球對，并觀察到晶片時，封裝焊球和初始的封裝孔電感被包含在DUT中，并且是串聯阻抗的一部分。當兩對VNA的探針接觸到兩個不同的封裝焊球時，一些封裝PDN是通向晶片的阻抗路徑的一部分，也被認為是夾具的未校準部分。DUT從封裝動力平面開始，在那裡，端口1和2第一次相遇。單球對的電感和電阻已經從測量中移除了。這很好，因為這樣測量更接近于片上電容，但也需要詳細的解釋。
我們測量了雙端口的S參數，以探測配置和計算阻抗。圖3-44顯示了在這兩種情況下的測量阻抗。
在低頻下，阻抗是由片上電容決定的，無論是從片上碰撞還是從封裝球中測量，都是一樣的。在高頻時，從電感和電阻結構的角度對阻抗進行解釋比較複雜。
從封裝球中可以看到，高頻阻抗與封裝體和晶片的複合結構有關。封裝平面具有較高的電感，但卻有較低的電阻。晶片具有較低的電感，但具有較高的電阻，這與晶片的電力網有關。這個封裝和晶片是并聯的，因為PDN電流可以通過任意路徑傳遞給電路負載和片上電容。由于探測器位置的不同而使其變得更加複雜。
這種複合結構在本質上是一種多層的三維平面互連網格，可以用3D場求解器來解釋。然而，我們可以通過更細緻地觀察測量結果來了解得更多。
當探測器在相同的焊球對上時，阻抗對封裝焊球和通孔的電感和電阻是敏感的。DUT到封裝平面隻有一個單一路徑，而球對阻抗可能在高頻測量中占據主導地位。
當探測器在不同的焊球對時，阻抗對單球對的敏感度較低，對多層平面複合結構更敏感。這兩個球對從本質上來說是DUT的一個夾具，它現在從封裝動力平面開始。正如在3.7節和3.11節中所示範的，該裝置引入了測量的相位變化。對兩個球對的端口及相對位置進行選擇對測量結果有很大的影響。
根據阻抗曲線的形狀，可以看到一個用于測量阻抗的簡單的RLC電路模型，這并不令人驚訝。圖3-45顯示了探測相同球的情況，RLC模型之間的比對，以及測量的阻抗。
低頻的一緻性是很好的。對于這個封裝裡特定的晶片，這條軌道的片上電容是79.5nF。這跟圖3-41所示的更小但實體結構不同的晶片測量到的80.5nF電容很接近。
在自諧振頻率附近使用24mΩ和0.28nH這兩個值時，測量和模拟阻抗之間能得到很好的比對。在大約100MHz的情況下，測量的電感随頻率降低。這表明，簡單的RLC模型可能不足以描述封裝平面的低電阻，進而縮短了管芯栅極的較高電阻和較低電感。
更多的電流可能是通過晶片的低電感和高電阻産生的。或者可能是高頻電流并沒有像在串聯諧振頻率時那樣去尋找低阻抗電容。當電流通過較少的互連以找到電容時，它通過較少的片上分流電阻。這兩種效應都會導緻ESR頻率的增加。
假設有一個RLC電路模型，我們從測量阻抗的虛部中計算出等效的電容和電感值。阻抗的實部有關于阻抗部分的資訊。圖3-46顯示了在每個頻率點上測量阻抗的R、L和C值，以及具有最優參數的RLC電路的仿真結果。
從測量阻抗和模拟模型中提取的電容在低頻時有很好的一緻性。然而，從測量中提取的電感顯示出頻率的下降。這與随着頻率下降的電感相一緻，可能與晶片電感的分流或在晶片網格中較短的電流路徑有關。
測量阻抗的實部顯示了低頻下的頻率依賴性。這與絕緣體上的絕緣材料的媒體損耗是一緻的。
在相同的圖上繪制優化電路模型中模拟的R、L和C元件，并附加了夾具模型來表示剩餘未校正部分對探針的貢獻。該裝置被模拟為一個帶有1ps電長度的傳輸線。這就說明了夾具在将阻抗虛部轉換為實部的過程中所産生的影響。
在這個測量中，探針可以在大約1GHz的高頻限制下為提取的電阻提供一個僞像。這個例子表明，從10MHz開始的電阻增加不是由夾具僞像産生的，而且電感和電容對夾具都不很敏感。
通過對夾具引入一個短的傳輸線模型，我們可以估計出提取的R、L和C值的影響，以确定該夾具是否能夠解釋所觀察到的特征。
這個簡單的模型包括一個短的傳輸線作為夾具，它表明1GHz以上的電阻特性可能是由于微探針在負方向上移動相位而引起的。如果探測器的動作比校準時間短了2ps，那麼電阻在1GHz時就會下降，正如它在測量阻抗中表現的那樣。這可能是由于在校準和DUT測量環境之間探針尖摩擦的差異造成的。
在第二個封裝測量中，探針接觸不同的焊球。這消除了焊球的串聯電感和進入封裝電源和接地層的初始通孔以及一些封裝擴散電感和電阻。這是更靈敏的測量被片上電源配置設定網的低電感、高電阻和分布式電容所分流的封裝腔的方法。圖3-47顯示了與RLC電路的模拟阻抗相比，在每個頻率點上計算出的阻抗值。
低頻阻抗與片上的電容有關，無論它是從模具的碰撞還是通過封裝來測量的。SRF與該頻率上的片上電容和有效電感有關。當用一對封裝焊球進行測量時，SRF的有效電感是0.28 nH。當用兩對焊球進行測量時，有效電感是0.12nH。
0.16nH的差異來自焊球和封裝平面的初始通孔，以及封裝平面中一些擴散電感。我們通過觀察從實部和虛部中提取的L和R來進一步了解電感和電阻，如圖3-48所示。
從兩對封裝焊球中測量出的電感沒有随頻率發生太大的變化，這與從單個焊球對中探測的一樣。雖然電阻更低，但頻率增加了。
這與較低的電感相一緻，但片上較高的電阻電源網則分流了封裝腔。與在同一焊球對進行測量的探測值相比，探針點之間的距離增加了探測位置的電感和電阻之間的衰減。
每個探針通過焊球和通孔提供的電感值為160pH，在封裝功率層中它充當附加的夾具電感。在圖3-47和圖3-48的仿真資料中,與夾具TD增加到2ps相比，PDN的總電感增加到100pH。這個2ps延時來自于實際夾具路徑加上校準和待測件測量之間的探頭尖端形狀引起的不可再生殘餘。
這種夾具延遲微小值的影響使得阻抗的虛部增加了相位，并将其轉換為實部，在高頻限制下這會出現頻率相關的電阻。這與1GHz以上的阻抗實部相比對。這進一步說明了在1GHz以上任何阻抗的實部被夾具的僞像所掩蓋，不能将其解釋為實際的電阻。大約600MHz的故障可能是測量僞像。
分布式電容、低電感、高阻栅的晶片是多層複合結構，分流了封裝的高電感和低阻值，而将精确的電流分布作為頻率的函數，這使該結構變得複雜。
在低于100MHz的頻率範圍内，通常在片上電容和封裝引線電感之間存在并聯諧振，諧振回路的ESR可能被封裝的低電阻所控制。在500MHz以上時，電流從片上電容中産生，在片上電路中所看到的ESR被更高的分布式電阻所控制。
這是很重要的，因為對于100MHz的諧振來說，沒有多少阻尼存在，就像從碰撞中産生的阻力測量那樣。晶片電路必須經過大量的串聯和分流電阻才能達到支援開關動作的片上電容。
這些測量結果表明，在1GHz的情況下，準确表示的阻抗隻能來自3D模型，這些模型考慮到晶片和封裝之間的連接配接分布。這包括晶片的低電感和高阻抗、封裝的高電感和低電阻，它們形成了一個分流的并聯電路。
在圖3-42中，我們示範了插入損失機制，也稱為互阻抗和空間衰減。這種機制通過使阻抗看起來比實際的小，來降低了雙端口測量。類似的情況是，當選擇一個封裝球來測量一個碰撞陣列的頂部時，這個陣列最終會進入到片上電容中。當我們将端口1和端口2進一步分開時，端口1注入的VNA功率在空間上會減弱，在端口2上接收到的信号量也更小。當涉及封裝球的時候，我們有感應濾波、衰減以及電阻濾波。
在印制電路闆的裝配上，當兩個端口在不同的位置被分得很遠時，就會出現類似的情況。這一次衰減來自在兩個端口之間安裝的離散電容，而不是碰撞或者封裝球下的片上電容。端口1的信号随着它在PCB空間上的進展而衰減，最終在端口2上被測量到。根據這種測量方法，有一種低阻抗或低電感的嘗試，一些産品已經這樣做了。但它實際上是一個與雙端口測量有關的插入損耗。在這個人為低阻抗下，PDN不能提供電源或電壓，它是測量的産物。
本節中，我們着重介紹了雙端口測量的兩個主要問題。我們在片上電容部分讨論過它們，它們确實是一般的問題，但在使用雙端口測量時必須考慮的。
雙端口測量是一種插入損耗測量。未校準擴充的探測器提供了一個相變，這可以很容易地将DUT從一個真實的阻抗轉換為一個虛拟的阻抗，反之亦然。同時，探針的空間衰減可以使阻抗測量人為地降低，而DUT似乎減少了電感或阻抗。
我們必須詳細解釋雙端口的測量，以防止這兩個問題的發生。
3.15 總結
1.對于阻抗，一個普遍認同的定義是，裝置之間通過的電壓與電流的比值。這是一個普遍定義，而且總是正确的。然而，這并不是唯一定義。
2.第二個同樣正确的阻抗定義應用于頻域，與從一個端口到DUT輸入的正弦波反射系數有關。這個一般的定義适用于高頻的離散和分布結構上。
3.基于反射系數的定義，用單端口VNA測量高頻率下的阻抗。然而，這項技術的準确性僅限于在0.1Ω左右的阻抗。
4.值得注意的是，一些理想電路元件的簡單模型可以組合在一起，以比對真實實體結構的測量阻抗。這就使得對複雜系統的描述變得簡單明了。
5.為了克服單端口 VNA測量的準确性和DUT阻抗限制，我們使用了雙端口的VNA測量。這類似于開爾文四線檢測，其中一個端口将電流引入DUT，另一個端口測量電壓響應。我們可以用這種技術來測量非常低的阻抗。
6.裝置的一階阻抗是雙端口測量中25Ω×S21，其中低阻抗DUT與端口1和端口2被分流。
7.在雙端口低阻抗測量中要避免的一個重要的僞像是夾具的時間延遲所引入的相移。我們可以将其從測量中去嵌入，或者将其包含在用于DUT模型的電路拓撲中。
8.雙端口測量的另一個重要的僞像是阻抗或電感，它看起來比實際的要小。這是因為雙端口測量實際上是一個插入損耗測量。如果兩個端口通過DUT時在空間上被分開，那麼衰減可能會影響測量的解釋。
9.我們可以利用雙端口技術來測量離散電容的安裝電感，并提取它們的電容、等效串聯電阻和等效串聯電感。
10.我們還可以使用雙端口技術來測量片上電容。可以通過仿真得到RLC電路模型的提取阻抗，或者阻抗的虛部可以當作一個簡單的LC模型，以及在每個測量頻率點通過簡單的代數方法從虛部中提取電容。
11.通過一個封裝來解釋片上雙端口阻抗曲線是件棘手的事情，因為它依賴于封裝和晶片電源網上的擴散阻抗、轉換阻抗的分流特性。通過對組合電源配置設定網絡的3D模拟來詳細解釋阻抗曲線是最好的。
參考文獻