章節導學
計算機的總線 連接配接各個裝置的一條資料線
計算機的總線
- 總線的概述
- 總線的仲裁
- 總線的概述（是什麼、什麼用）
- 總線的分類
通用串行總線
片内總線
系統總線
、
資料總線
- 雙向傳輸各個部件的資料資訊
- 資料總線的位數（總線寬度）是資料總線的重要參數
-
- 一般與CPU位數相同（32位、64位）
位址總線
- 指定源資料或目的資料在記憶體中的位址
- 位址總線的位數與存儲單元有關
位址總線位數=n，尋址範圍:0~2****n
控制總線
- 控制總線是用來發出各種控制信号的傳輸線
- 控制信号經由控制總線從一個元件發給另外一個元件
- 控制總線可以監視不同元件之間的狀态（就緒/未就緒）
- 為什麼需要總線仲裁
- 總線仲裁的方法
我們之是以需要總線仲裁，是為了解決總線使用權的沖突問題
- 鍊式查詢
- 計時器定時查詢
- 獨立請求
如果這裡我們的裝置3想要拿到總線的使用權，那麼在鍊式查詢下，我們通過仲裁控制線，首先詢問裝置1是否使用，如果是的話，那麼裝置1占用總線使用權，以此類推
- 好處：電路複雜度低，仲裁方式簡單
- 壞處：優先級低的裝置難以獲得總線使用權
- 壞處：對電路故障敏感 (串聯0
- 仲裁控制器對裝置編号并使用計數器累計技術
- 接收到仲裁信号後，往所有裝置發出計數值
- 計數值與裝置編号一緻則獲得總線使用權
- 每個裝置均有總線獨立連接配接仲裁器
- 裝置可單獨向仲裁器發送請求和接收請求
- 當同時受到多個請求信号，仲裁器有權按優先級配置設定使用權
- 好處：響應速度快，優先順序可動态改變
- 裝置連線多，總線控制複雜
串聯優先級判别
- 優先級高的裝置經常得到總線使用權限
- 優先級低的裝置長時間無法得到總線
并聯優先級判别
- 優先級高的裝置經常得到總線使用權向
循環優先級判别
計算機的輸入輸出裝置
- 常見的輸入輸出裝置
- 輸入輸出接口的通用設計
- CPU與IO裝置的通信
- 資料線
- 狀态線
- 指令線
- 裝置選擇線
- 是I/O裝置與主機之間進行資料交換的傳送線
- 單向傳輸資料線
- 雙向傳輸資料線
- IO裝置狀态向主機報告的信号線
- 查詢裝置是否已經正常連接配接并就緒
- 查詢裝置是否已經被占用
- CPU向裝置發送指令的信号線
- 發送讀寫信号
- 發送啟動停止信号
- 主機選擇I/O裝置進行操作的信号線
- 對連在總線上的裝置進行選擇
- 程式中斷
- DMA（直接存儲器通路）
CPU速度與IO裝置速度不一緻。
- 當外圍IO裝置就緒時，向CPU發出中斷信号
- CPU有專門的電路響應中斷信号
提供低速裝置通知CPU的一種異步的方式
CPU可以高速運轉同時兼顧低速裝置的響應。
DMA
- 硬碟
- 外置顯示卡
計算機存儲器概覽
- 存儲器的分類
- 存儲器的層次結構
- 原理：局部性原理
- 實作：在CPU與主存之間增加一層速度快（容量小）的cache
- 目的：解決主存速度不足的問題
緩存-主存層次
局部性原理是指CPU通路存儲器時，無論是存取指令還是存取資料，所通路的存儲單元都趨于聚集在一個較小的連續區域中；
局部性原理
計算機的主存儲器與輔助存儲器
- 計算機斷電，記憶體資料丢失
- 計算機斷電，磁盤資料不會丢失。
主存儲器-記憶體
輔助存儲器-磁盤
主存儲器
主存儲器--記憶體
- RAM（随機存取存儲器：Random Access Memory）
- RAM通過電容存儲資料，必須隔一段時間重新整理一次
- 如果掉電，那麼一段時間後将丢失所有資料
主存位址寄存器，32位系統與64位系統差别是位址總線尋址能力不同
輔助存儲器
- 表面是可磁化的硬磁特性材料
- 移動磁頭經向運動讀取磁道資訊
輔導存儲器-磁盤
- 先來先服務算法
- 最短尋道時間優先
- 掃描算法（電梯算法）
- 循環掃描算法
- 按順序通路程序的磁道讀寫需求
最短尋道時間優先算法
- 與磁頭目前位置有關
- 優先通路離磁頭最近的磁道
- 每次隻往一個方向移動
- 到達一個方向需要服務的盡頭再反方向移動
掃描算法(電梯算法)
循環掃描算法，隻能由外往内，或者說是由内往外進行讀取
計算機的高速緩存
- 高速緩存的工作原理
- 高速緩存的替換政策
高速緩存的工作原理：
-
字
-
字塊
此處前m位指定字塊的位址
- 随機算法
- 先進先出算法(FIFO)
- 最不經常使用算法(LFU)
- 最近最少使用算法(LRU)
- 把高速緩存看做是一個先進先出的隊列
- 優先替換最先進入隊列的字塊
- 優先淘汰最不經常使用的字塊
- 需要額外的空間記錄字塊的使用頻率
- 優先淘汰一段時間内沒有使用的字塊
- 有多種實作方法，一般使用雙向連結清單
- 把目前通路節點置于連結清單前面(保證連結清單頭部節點是最近使用的)
計算機的指令系統
- 機器指令的形式
- 機器指令的操作類型
- 機器指令的尋址方式
- 機器指令主要由兩部分組成：操作碼、位址碼
- 資料傳輸
- 算術邏輯操作
- 移位操作
- 控制指令
- 寄存器之間、寄存器與存儲單元、存儲單元之間傳送
- 資料讀寫、交換位址資料、清零置一等操作
- 操作數之間的加減乘除運算
- 操作數的與或非等邏輯位運算
- 資料左移（乘2）、資料右移（除2）
- 完成資料在算數邏輯單元的必要操作
- 等待指令、停機指令、空操作指令、中斷指令等
- 指令尋址
- 資料尋址
| 尋址方式 | 優點 | 缺點 |
|---|---|---|
| 立即尋址 | 速度快 | 位址碼位數限制操作數表示範圍 |
| 直接尋址 | 尋找操作數簡單 | 位址碼位數限制操作數尋址範圍 |
| 間接尋址 | 操作數尋址範圍大 | 速度較慢 |
計算機的控制器
程式計數器
- 程式計數器用來存儲下一條指令的位址
- 循環從程式計數器中拿出指令
- 當指令被拿出時，指向下一條指令。
時序發生器
- 電氣工程領域，用于發送時序脈沖
- CPU根據不同的時序脈沖有節奏的進行工作
指令譯碼器
- 指令譯碼器是控制器的主要部件之一
- 計算機指令由操作碼和位址碼組成
- 翻譯操作碼對應的操作以及控制傳輸位址碼對應的資料
指令寄存器
- 指令寄存器也是控制器的主要部件之一
- 從主存或高速緩存取計算機指令
主存位址寄存器
- 儲存目前CPU正要通路的記憶體單元的位址
主存資料寄存器
- 儲存目前CPU正要讀或寫的主存資料
通用寄存器
- 用于暫時存放或傳送資料或指令
- 可儲存ALU的運算中間結果
- 容量比一般專用寄存器要大
計算機的運算器
- 資料緩沖器
- ALU
- 狀态字寄存器
- 總線
- 分為輸入緩沖和輸出緩沖
- 輸入緩沖暫時存放外設送過來的資料
- 輸出緩沖暫時存放送往外設的資料
- ALU：算數邏輯單元，是運算器的主要組成
- 常見的位運算(左右移動、與或非等)
- 算術運算(加減乘除等)
- 存放運算狀态(條件碼、進位、溢出、結果正負等)
- 存放運算控制資訊(調試跟蹤标記位、允許中斷位等)
計算機指令的執行過程
- 指令執行過程
- CPU的流水線設計
指令執行過程
取指令->分析指令->執行指令
- 類似工廠的裝配線
- 工廠的裝配線使得多個産品可以同時被加工
- 在同一個時刻，不同産品均位于不同的加工階段
串行執行m條指令 ： T1 = 3t * m
流水線執行m條指令：t2 = t*(m+2)
H = t2/t1 = t(m+2)/3tm = 1/3 + 1/3m
計算機的異構計算裝置
- 圖像處理器(GPU)
- 現場可程式設計門陣列（FPGA）
- 又稱顯示核心、視覺處理器、顯示晶片
- 擅長執行複雜的數學和幾何計算
現場可程式設計門陣列(FPGA)
- 是一種專用內建電路，誕生于1985年