系統架構

 ●四個被動單元：

a、内部SRAM

b、内部閃存存儲器

c、FSMC

d、AHB到APB的橋，連接配接所有的APB裝置。核心與相關的外設資料交換是通過圖示的兩個橋接。

    使用外設需用以下兩個函數打開對應的時鐘總線；

     void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);

     void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);

●DMA：直接存儲通路；存儲器存取用來提供在外設和存儲器之間或者存儲器和存儲器之間的高速資料傳輸。

             無須CPU的幹預，通過DMA資料可以快速地移動。這就節省了CPU的資源來做其他操作。

●FSMC：可配置靜态存儲控制器；将AHB傳輸信号轉換到适當的外部裝置協定；滿足通路外部裝置的時序要求。

              所有的外部存儲器共享控制器輸出的位址、資料和控制信号，每個外部裝置可以通過一個唯一的片選信号加以區分。

              FSMC在任一時刻隻通路一個外部裝置。