乐鑫提前批数字IC设计笔试(西电宣讲现场线下笔试2021/06/24)

一、单项选择题

1、十六进制数0x12345678为big-endian格式，对应的little-endian格式为（ ）

A.0x87654321

B.0x78563412

C.0x56781234

D.以上都不正确

2.在芯片设计流程中，通常会进行后仿(post-simulation)。关于后仿的作用，以下说法不正确的是（ ）

A.抽检电路中是否存在亚稳态

B.抽检netlist是否和RTL功能一致

C.抽检电路中是否存在有害的glitch

D.抽检电路中是否有违规

3.C语言和RTL相比明显不同的是（ ）

A.难以描述设计对象的逻辑关系

B.难以描述设计对象的时间关系

C.难以描述设计对象的运算关系

D.难以描述设计对象的层次关系

4.关于跨时钟城电路的设计,以下说法正确的是（ ）

A.跨时钟域电路中的亚稳态无法消除

B.单bit信号经两级D触发器同步后即可进行跨时钟传递

C.异步FFO的两个时钟频率相同也可以正常工作

D.采用单一时钟的电路不会产生亚态

5.下列不属于异步总线的是（ ）

A.IIC

B.SPI

C.USB

D.UART

 6.实现以下（ ）CMOS电路基本单元需要的MOSFET 个数最少

A . AND

B . OR 

C . NOR

D . XOR 

7 .原始数据的编码效率为 1 / 2 ,然后以 16QAM 编码(4bit映射为一个16QAM符号)映射到一个OFDM symbol的48个子载波上,每个OFDM symbol 的时长为4us,则用户层面有效的数据传输速率为 ( ）

A . 12 Mbps 

B . 24 Mbps 

C . 36 Mbps

D . 48 Mbps 

8.在满足芯片功能需求的情况下,降低芯片动态功耗最显著的方法是（ ）

A.降低工作电压

B.降低时钟频率

C减少负戴电容

D.使用低功耗库文件

9.下列对代码覆盖率描述正确的是（ ）

A.代码覆盖率100%,说明验证对象没有缺陷

B.代码覆盖率需要工程师去编写

C.代码覆盖未到达100%,说明验证对象有缺陷

D.代码覆盖率可以反应出验证工作的漏洞

10.比特的格雷码Gray[N-1:0]转换成N比特的二进制码Bin[N-1:0],Bin[0]的逻辑表达式为（ ）

A.Gray[1]^ Gray[0]         

B.Gray[N-1]^Grayl[N-2]             

C.^Gray[N-1:0]           

D.^Gray[N-2: 0]

二、填空题

1.通常情况下，芯片工作温度较  低   ，工作电压较  高  ，速度最快。

2 . 4 bit的信号输入和 8 bit的信号输入的乘法器内部计算输出型至少需要  12bit  的位宽

3.全部使用组合逻辑实现复数A、B、C的运算|A(B+C)|^2时，总共需使用         个乘法器与         个加法器。

4.23.758做无损定点化需要         位。

5.verilog语言中。“a=4'b10x1;b=4'b10x1;”，那么逻辑表达式a==b为  0  ，a===b为  1  。

三、问答题（共两道）

1.用Verliog写一段代码，实现如下的扰码功能。其中扰码生成器的初始种子X7~X1=2'b1010101, 每拍输入、输出和扰码器更新一次。

2.有一个32bit计数器依靠32KHz时钟进行累加计数操作。请提供一个 方案，将32bit计数值跨时钟域传递10MHz时钟域，确保10MHz时钟域中的电路能准确读取到此动态变化的32bit计数值。方案可用框图、波形图、RTL、电路图等任意方法描述，并用文字简短说明工作原理。