专用时钟引脚（全局时钟引脚）

外部晶振需要接到全局时钟引脚上

参考文献:

专用时钟管脚的一点应用心得

FPGA的时钟的接入要考虑哪些因素？能从非专用时钟引脚接入吗？

FPGA专用时钟引脚

专用时钟管脚的使用

常见错误提示

*******************************************************************************

需要如下修改

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets NETS_NAME_IBUF]

这是因为：将普通端口作为时钟端口，但是并没有在约束文件中将他们绑定到全局时钟上

参考文献

浅析时钟引脚与普通引脚

Xilinx FPGA的专用时钟引脚及时钟资源相关