ahb slave input hready_in的作用

由于ahb的addr phase和data phase是可以overlap的，当发生back-to-back操作的时候，会出现当前cycle是上一个slave的data phase，也是下一个slave的addr phase。 在这时如果S1的heady_out拉低，说此时我最后一个data还没准备好(read access)或还没有准备收（write access）; 而此时S2已经看到访问自己的NONSEQ，而且我已经是准备好了的，我就把hready_out拉高了。如下图所示： 这时怎么办？master端只能看到一个hready，到底看S1还是S2的呢？如果看S1，那么他在下一T还会维持NONSEQ，那么S2会认为，我上一T已经收了一个NONSEQ,又来一个NONSEQ而且addr还没递增。在S2会发生protocol fail.如果看S2的，那么S1的最后一个data会被丢掉。 如果在AHB的slave端会多出一个input 的hready_in。这个hready_in在两种作法： 1.通过一个mux，把在data phase的salve的hready_out作为输入连接到所有的slave 2.所有的slave的hready_out相与，连接到所有的slave slave必须看到自己in_hready&hready_out，才认为一次addrr phase/data phase的成功

PS.为了防止deadlock，一般设计中slave的hready_out的default value是1