本節書摘來自華章出版社《cmos內建電路後端設計與實戰》一 書中的第2章，第2.1節，作者：劉峰，更多章節内容可以通路雲栖社群“華章計算機”公衆号檢視。
在內建電路設計中，從verilog/vhdl代碼（rtl級）編寫驗證再通過綜合（synthesis）轉換成門級網表（gate netlist）的過程稱為數字前端設計。接下來的工作就是門級網表的實體實作，即把門級網表轉換成版圖，這個過程通常稱為後端設計（backend design）。
完整的後端設計由後端半定制與後端全定制兩個設計部分組成：
1）後端全定制設計是指在設計初期最先按照設計需求設計出的實體單元庫，實體單元庫由标準單元庫、ip庫及滿足特殊需求的定制部件單元等組成。該實體庫為後續後端半定制設計提供實體實作基礎。
2）後端半定制設計是指使用布局布線工具并基于後端全定制階段完成的标準單元庫及ip庫并根據前端設計完成整個晶片的組裝與實作，這個過程又稱為數字後端設計（自動布局布線-apr）。