本節書摘來自異步社群《思科ucs伺服器統一計算》一書中的第2章，第2.3節，作者 【美】silvano gai , tommi salli , roger andersson，更多章節内容可以通路雲栖社群“異步社群”公衆号檢視
思科ucs伺服器統一計算
i/o子系統負責在伺服器記憶體和外部世界之間傳輸資料。傳統上，這種傳輸是通過伺服器主機闆上相容pci（外圍元件互聯，pci）标準的i/o總線實作的。開發pci的目的是讓計算機系統的外圍裝置可實作互聯。pci的曆史非常悠久[1]，現在的最新版本是pci-express。
外圍部件互聯專業組（peripheral component interconnect special interest group，pci-sig）負責開發和增強pci标準。
pci express
pci express（pcie）[2]是一種計算機擴充卡接口格式，旨在替代pci、pci-x和agp。
它消除了困擾所有i/o整合的限制，即伺服器總線缺少i/o帶寬。目前所有的作業系統都支援pci express。
上一代基于總線拓撲的pci和pci-x已被點對點連接配接取代。由此産生的拓撲結構是一個單根聯合體的樹形結構。根聯合體負責系統配置，枚舉pcie資源，管理pcie樹的中斷和錯誤。根聯合體及其端點共享單個位址空間，并通過記憶體讀寫和中斷進行通信。
pcie使用點對點連結連接配接兩個元件。連結由n個通道（lane）組成（一個n連結由n個通道組成）。每個通道包含兩對電路：一對用于傳輸，另一對用于接收。
南橋（也稱為ich：i/o控制器集線器）通常會提供多個pcie通道實作“根聯合體”功能。
每個通道與pci express端點、pci express交換機或pcie到pcie橋接器相連，如圖2-21所示。
在pcie 1.1中，通道以2.5gbp/s（在資料鍊路上的速度為2gbit/s）的速度運作，可并行部署16條通道（參見圖2-23）。可支援的速度從2gbp/s（1x）到32gbp/s（16x）。由于協定開銷，支援10ge接口需要8x。
pcie 2.0（也稱為第二代pcie）将每個通道的帶寬提升了一倍，即從2gbit/s提高到4gbit/s，同時也将通道的最大數量擴大到了32x。pcie 4x足以支援10ge了。
pcie 3.0将會再增加一倍帶寬。最終的pcie 3.0規範（包括外觀規範更新）預計會在2010年年中釋出，到2011年就可看到支援pcie 3.0的産品[3]。要有效支援40ge（千兆以太網）就需要pcie 3.0，這将是以太網的下一步演進。
目前所有的pci express部署都是單根的（single root，sr），也就是說，單個i/o控制器中樞（ich）控制多個端點。
多根（multi root，mr）也已發展了一段時間了，但目前還未見到曙光，由于缺少元件和關注，目前還存在諸多問題。
單根i/o虛拟化（single root i/o virtualization，sr-iov）是pci-sig開發的另一個相關的标準，主要用于連接配接虛拟機和hypervisor。這将在第3章的“dcbx：資料中心橋接交換”部分中進行介紹。