昨天，我們釋出了台積電在北美技術峰會釋出了新技術的新聞，具體參考《台積電釋出1.6nm》。
今天外媒就當中一些技術深入解讀。
2nm的一些變化
根據台積電規劃，2025 年下半年開始在其第一代 GAAFET N2 節點上量産晶片，N2P 将在 2026 年末接替 N2——盡管沒有先前宣布的背面供電功能。同時，整個 N2 系列将添加台積電的新 NanoFlex 功能，該功能允許晶片設計人員混合和比對來自不同庫的單元，以優化性能、功耗和面積 (PPA)。
此次活動的重要公告之一是台積電的 NanoFlex 技術，該技術将成為該公司完整的 N2 系列生産節點（2 納米級、N2、N2P、N2X）的一部分。NanoFlex将使晶片設計人員能夠在同一塊設計中混合和比對來自不同庫（高性能、低功耗、面積高效）的單元，進而使設計人員能夠微調其晶片設計以提高性能或降低功耗。
台積電的當代 N3 制造技術已經支援稱為FinFlex的類似功能 ，該功能還允許設計人員使用來自不同庫的單元。但由于 N2 依賴于環栅 (GAAFET) 納米片半導體，NanoFlex 為台積電提供了一些額外的控制：首先，台積電可以優化通道寬度以提高性能和功耗，然後建構短單元（為了面積和功率效率）或高單元（性能提升高達 15%）。
就時間安排而言，台積電的 N2 計劃于 2025 年進入風險生産，并于 2025 年下半年進入大批量生産（HVM），是以看起來我們将在 2026 年在零售裝置中看到 N2 晶片。與N3E相比，台積電預計N2在相同功耗下性能提升10%到15%，或者在相同頻率和複雜度下功耗降低25%到30%。至于晶片密度，代工廠希望将密度提高 15%，按照當代标準，這是一個很好的擴充程度。
N2之後将是性能增強型N2P，以及2026年的電壓增強型N2X。雖然台積電曾表示N2P将在2026年添加背面供電網絡（BSPDN），但看起來情況不會如此，N2P将使用正常供電電路。原因尚不清楚，但看起來該公司決定不在 N2P 中添加昂貴的功能，而是将其保留到下一代節點，該節點也将于 2026 年末向客戶提供。
N2預計仍将采用與電源相關的重大創新： 超高性能金屬-絕緣體-金屬（SHPMIM）電容器，其添加是為了提高電源穩定性。SHPMIM 電容器的容量密度是台積電現有超高密度金屬-絕緣體-金屬 (SHDMIM) 電容器的兩倍以上。此外，與前代産品相比，新型 SHPMIM 電容器将方塊電阻（Rs，機關為歐姆/平方）和通孔電阻 (Rc) 降低了 50%。
1.6nm，使用背面供電
台積電在矽谷站的頭條新聞中宣布了其首款“埃級”工藝技術：A16。在生産計劃發生變化，從台積電的 N2P 節點中删除背面供電網絡技術 (BSPDN) 後，新的 1.6 納米級生産節點現在将成為将 BSPDN 引入台積電晶片制造系列的第一個工藝。與台積電的 N2P 制造技術相比，通過增加背面供電功能和其他改進，台積電預計 A16 将提供顯着改進的性能和能效。将從 2026 年下半年開始向台積電的客戶提供。
從高水準來看，台積電的 A16 工藝技術将依賴于環栅 (GAAFET) 納米片半導體，并将采用背面電源軌，這将改善功率傳輸并适度增加半導體密度。與台積電的 N2P 制造技術相比，A16 預計在相同電壓和複雜度下性能提升 8% 至 10%，或者在相同頻率和半導體數量下功耗降低 15% 至 20%。台積電目前尚未列出詳細的密度參數，但該公司表示晶片密度将增加 1.07 倍至 1.10 倍 - 請記住，半導體密度在很大程度上取決于所使用的半導體的類型和庫。
台積電 A16 節點的關鍵創新是其超級電源軌 (SPR) 背面供電網絡，這是台積電的首創。這家合約晶片制造商聲稱，A16 的 SPR 專為具有複雜信号路線和密集電源電路的高性能計算産品量身定制。
如前所述，随着本周的釋出，A16 現已成為台積電背面供電的工具。該公司最初計劃在 2026 年通過 N2P 提供 BSPDN 技術，但由于尚不完全清楚的原因，該技術已從 N2P 轉移到 A16。台積電 2023 年 N2P 的官方時間安排總是有點寬松，是以很難說這是否代表了台積電 BSPDN 的實際延遲。但與此同時，需要強調的是，A16 不僅僅是 N2P 的更名，而且它将是與 N2P 不同的技術。
台積電并不是唯一一家追求背面電力傳輸的晶圓廠，是以，我們看到不同晶圓廠出現了該技術的多種變體。整個行業對于 BSPDN 有三種方法：Imec 的 Buried Power Rail、Intel 的 PowerVia 以及現在 TSMC 的 Super Power Rail。
最古老的技術是 Imec 的埋地電源軌，本質上是将電力傳輸網絡放置在晶圓背面，然後使用納米 TSV 将邏輯單元的電源軌連接配接到電源觸點。這可以實作一定的面積縮放，并且不會給生産增加太多複雜性。第二種實作是英特爾的 PowerVia，将電源連接配接到單元或半導體觸點，這提供了更好的結果，但代價是複雜性。
最後，我們擁有台積電的新型超級電源軌 BSPDN 技術，該技術将背面電源網絡直接連接配接到每個半導體的源極和漏極。據台積電稱，就面積縮放而言，這是最有效的技術，但代價是它在生産方面是最複雜（且昂貴）的。
TSMC 選擇使用最複雜的 BSPDN 版本可能是我們看到它從 N2P 中删除的部分原因，因為實施它最終會增加時間和成本。這使得 A16 成為台積電在 2026/2027 年時間範圍内的首要性能節點，而 N2P 可以提供更平衡的性能和成本效率組合。
最後，與英特爾一樣，我們也看到台積電從這一代技術開始采用新的工藝節點命名約定。名稱本身在很大程度上是任意的——這種情況在晶圓廠行業已經存在好幾年了——但由于目前的節點名稱已經是個位數（例如 N2），該行業需要将節點名稱重新校準為某種名稱。小于納米。是以，我們已經到達了“埃時代”。但無論它到底叫什麼或者為什麼這麼叫，重要的一點是A16将是超越台積電2nm級産品的下一代節點。
台積電預計 A16 将于 2026 年下半年開始量産，是以基于該技術的首批産品很可能會在 2027 年上市。鑒于時間安排，該生産節點可能會與英特爾的 14A競争；盡管兩年多後，目前還沒有人批量生産 BSPDN，但計劃和路線圖仍然有很多時間可以改變。
更便宜的N4C工藝
雖然台積電的大部分注意力都集中在其領先的節點上，例如 N3E 和 N2，但未來幾年，大量晶片将繼續使用更成熟和經過驗證的工藝技術來制造。這就是為什麼台積電繼續完善其現有節點，包括其目前一代 5 納米級産品。為此，該公司在 2024 年北美技術研讨會上推出了全新優化的 5 納米級節點：N4C。
台積電的 N4C 工藝屬于該公司的 5 納米級晶圓廠節點系列，是該系列中最先進技術 N4P 的超集。為了進一步降低 5nm 制造成本，台積電正在對 N4C 進行多項更改，包括重新架構其标準單元和 SRAM 單元、更改一些設計規則以及減少掩模層數量。由于這些改進，該公司預計 N4C 将實作更小的晶片尺寸并降低生産複雜性，進而使晶片成本降低高達 8.5%。此外，在與 N4P 相同的晶圓級缺陷密度率的情況下，N4C 由于晶片面積減小，可以提供更高的功能良率。
“是以，我們的 5nm 和 4nm [技術] 還沒有結束，”台積電業務開發副總裁 Kevin Zhang表示。“從 N5 到 N4，我們實作了 4% 的光學微縮密度改進，并且我們繼續增強半導體性能。現在我們将 N4C 引入我們的 4 nm 技術産品組合中。N4C 使我們的客戶能夠通過消除一些掩模并改進标準單元和 SRAM 等原始 IP 設計，以進一步降低總體産品級擁有成本。”
台積電表示，N4C 可以使用與 N4P 相同的設計基礎設施，但目前尚不清楚 N5 和 N4P IP 是否可以重新用于基于 N4C 的晶片。同時，台積電表示，它為晶片制造商提供了多種選擇，以在成本效益和設計工作之間找到适當的平衡，是以有興趣采用4納米級工藝技術的公司很可能會采用N4C。
N4C 的開發正值台積電的許多晶片設計客戶準備推出基于該公司最後一代 FinFET 工藝技術 3nm N3 系列的晶片。雖然 N3 有望成為一個成功的系列，但 N3B 的高成本一直是一個問題，而且這一代的特點是性能和半導體密度回報不斷下降。是以，N4C 很可能成為台積電的一個主要的、長期存在的節點，非常适合那些想要堅持使用更具成本效益的 FinFET 節點的客戶。
“這是一個非常顯着的增強，我們正在與客戶合作，基本上是為了從他們的 4 納米投資中擷取更多價值，”張說。
台積電預計将于明年某個時候開始量産 N4C 晶片。随着台積電生産 5 納米級工藝已近五年，N4C 應該能夠在産量和良率方面取得進展。
參考連結
https://www.anandtech.com/show/21371/tsmc-preps-lower-cost-4nm-n4c-process-for-2025
https://www.anandtech.com/show/21369/tsmcs-16nm-technology-announced-for-late-2026-a16-with-super-power-rail-bspdn
https://www.anandtech.com/show/21370/tsmc-2nm-update-n2-in-2025-n2p-loses-bspdn-nanoflex-optimizations
來 源 | 半導體行業觀察（ID：icbank）編譯自Anandtech
☞商務合作：☏ 請緻電 010-82306118 / ✐ 或緻件 [email protected]