相關檔案參看：
下載下傳：PCB 布局布線
一、布局
元器件布局的10條規則：
1. 遵照“先大後小，先難後易”的布置原則，即重要的單元電路、核心元器件應當優先布局．
2. 布局中應參考原理框圖，根據單闆的主信号流向規律安排主要元器件．
3. 元器件的排列要便于調試和維修，亦即小元件周圍不能放置大元件、需調試的元、器件周圍要有足夠的空間。
4. 相同結構電路部分，盡可能采用“對稱式”标準布局；
5. 按照均勻分布、重心平衡、版面美觀的标準優化布局；
6. 同類型插裝元器件在X或Y方向上應朝一個方向放置。同一種類型的有極性 分立元件也要力争在X或Y方向上保持一緻，便于生産和檢驗。
7. 發熱元件要一般應均勻分布，以利于單闆和整機的散熱，除溫度檢測元件以外的溫度敏感器件應遠離發熱量大的元器件。
8. 布局應盡量滿足以下要求:總的連線盡可能短，關鍵信号線最短；高電壓、大電流信号與小電流，低電壓的弱信号完全分開；模拟信号與數字信号分開；高頻信号與低頻信号分開；高頻元器件的間隔要充分。
9、去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。
10、元件布局時,應适當考慮使用同一種電源的器件盡量放在一起, 以便于将來的電源分隔。
二、布線
（1）布線優先次序
鍵信号線優先：摸拟小信号、高速信号、時鐘信号和同步信号等關鍵信号優先布線
密度優先原則：從單闆上連接配接關系最複雜的器件着手布線。從單闆上連線 最密集的區域開始布線
注意點：
a、盡量為時鐘信号、高頻信号、敏感信号等關鍵信号提供專門的布線層，并保證其最小的回路面積。必要時應采取手工優先布線、屏蔽和加大安全間距等方法。保證信号品質。
b、電源層和地層之間的EMC環境較差，應避免布置對幹擾敏感的信号。
c、有阻抗控制要求的網絡應盡量按線長線寬要求布線。
（2）四種具體走線方式
1 、時鐘的布線：
時鐘線是對EMC 影響最大的因素之一。在時鐘線上應少打過孔，盡量避免和其它信号線并行走線，且應遠離一般信号線，避免對信号線的幹擾。同時應避開闆上的電源部分，以防止電源和時鐘互相幹擾。
如果闆上有專門的時鐘發生晶片，其下方不可走線，應在其下方鋪銅，必要時還可以對其專門割地。對于很多晶片都有參考的晶體振蕩器，這些晶振下方也不應走線，要鋪銅隔離。
2、直角走線:
直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的标準之一，那麼直角走線究竟會對信号傳輸産生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發生變化，造成阻抗的不連續。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。
直角走線的對信号的影響就是主要展現在三個方面：
一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；
二是阻抗不連續會造成信号的反射；
三是直角尖端産生的EMI。
3、差分走線:
參看：Altium Designer -- 差分布線和阻抗比對
差分信号（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信号往往都要采用差分結構設計.定義:通俗地說，就是驅動端發送兩個等值、反相的信号，接收端通過比較這兩個電壓的內插補點來判斷邏輯狀态“0”還是“1”。而承載差分信号的那一對走線就稱為差分走線。
差分信号和普通的單端信号走線相比，最明顯的優勢展現在以下三個方面：
a.抗幹擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲幹擾時，幾乎是同時被耦合到兩條線上，而接收端關心的隻是兩信号的內插補點，是以外界的共模噪聲可以被完全抵消。
b.能有效抑制EMI，同樣的道理，由于兩根信号的極性相反，他們對外輻射的電磁場可以互相抵消，耦合的越緊密，洩放到外界的電磁能量越少。
c.時序定位精确，由于差分信号的開關變化是位于兩個信号的交點，而不像普通單端信号依靠高低兩個門檻值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更适合于低幅度信号的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信号技術。
對于PCB工程師來說，最關注的還是如何確定在實際走線中能完全發揮差分走線的這些優勢。也許隻要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。
等長是為了保證兩個差分信号時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一緻，減少反射。“盡量靠近原則”有時候也是差分走線的要求之一。
4、蛇形線:
蛇形線是Layout中經常使用的一類走線方式。其主要目的就是為了調節延時，滿足系統時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信号品質，改變傳輸延時，布線時要盡量避免使用。但實際設計中，為了保證信号有足夠的保持時間，或者減小同組信号之間的時間偏移，往往不得不故意進行繞線。
注意點:
成對出現的差分信号線，一般平行走線，盡量少打過孔，必須打孔時，應兩線一同打孔，以做到阻抗比對。
相同屬性的一組總線，應盡量并排走線，做到盡量等長。從貼片焊盤引出的過孔盡量離焊盤遠些。
（3）布線常用規則
1、走線的方向控制規則：
即相鄰層的走線方向成正交結構。避免将不同的信号線在相鄰層走成同一方向，以減少不必要的層間竄擾；當由于闆結構限制（如某些背闆）難以避免出現該情況，特别是信号速率較高時，應考慮用地平面隔離各布線層，用地信号線隔離各信号線。
2、走線的開環檢查規則：
一般不允許出現一端浮空的布線（Dangling Line), 主要是為了避免産生"天線效應"，減少不必要的幹擾輻射和接受，否則可能帶來不可預知的結果。
3、阻抗比對檢查規則：
同一網絡的布線寬度應保持一緻，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會産生反射，在設計中應該盡量避免這種情況。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，可能無法避免線寬的變化，應該盡量減少中間不一緻部分的有效長度。
4、走線長度控制規則：
即短線規則，在設計時應該盡量讓布線長度盡量短，以減少由于走線過長帶來的幹擾問題，特别是一些重要信号線，如時鐘線，務必将其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據具體情況決定采用何種網絡拓撲結構。
5、倒角規則：
PCB設計中應避免産生銳角和直角， 産生不必要的輻射，同時工藝性能也不好。
6、器件去藕規則：
A. 在印制版上增加必要的去藕電容，濾除電源上的幹擾信号，使電源信号穩定。在多層闆中，對去藕電容的位置一般要求不太高，但對雙層闆，去藕電容的布局及電源的布線方式将直接影響到整個系統的穩定性，有時甚至關系到設計的成敗。
B. 在雙層闆設計中，一般應該使電流先經過濾波電容濾波再供器件使用。
C. 在高速電路設計中，能否正确地使用去藕電容，關系到整個闆的穩定性。
7、器件布局分區/分層規則：
A. 主要是為了防止不同工作頻率的子產品之間的互相幹擾，同時盡量縮短高頻部分的布線長度。
B. 對混合電路，也有将模拟與數字電路分别布置在印制闆的兩面，分别使用不同的層布線，中間用地層隔離的方式。
8、地線回路規則：
環路最小規則，即信号線與其回路構成的環面積要盡可能小，環面積越小，對外的輻射越少，接收外界的幹擾也越小。
9、電源與地線層的完整性規則：
對于導通孔密集的區域，要注意避免孔在電源和地層的挖空區域互相連接配接，形成對平面層的分割，進而破壞平面層的完整性，并進而導緻信号線在地層的回路面積增大。
10、3W規則：
為了減少線間串擾，應保證線間距足夠大，當線中心間距不少于3倍線寬時，則可保持70%的電場不互相幹擾，稱為3W規則。如要達到98%的電場不互相幹擾，可使用10W的間距。
11、屏蔽保護
對應地線回路規則，實際上也是為了盡量減小信号的回路面積，多見于一些比較重要的信号，如時鐘信号，同步信号；對一些特别重要，頻率特别高的信号，應該考慮采用銅軸電纜屏蔽結構設計，即将所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。
12、走線終結網絡規則：
在高速數字電路中， 當PCB布線的延遲時間大于信号上升時間（或下降時間） 的1/4時，該布線即可以看成傳輸線，為了保證信号的輸入和輸出阻抗與傳輸線的阻抗正确比對，可以采用多種形式的比對方法， 所選擇的比對方法與網絡的連接配接方式和布線的拓樸結構有關。
A. 對于點對點（一個輸出對應一個輸入） 連接配接， 可以選擇始端串聯比對或終端并聯比對。前者結構簡單，成本低，但延遲較大。後者比對效果好，但結構複雜，成本較高。
B. 對于點對多點（一個輸出對應多個輸出） 連接配接， 當網絡的拓樸結構為菊花鍊時，應選擇終端并聯比對。當網絡為星型結構時，可以參考點對點結構。星形和菊花鍊為兩種基本的拓撲結構, 其他結構可看成基本結構的變形, 可采取一些靈活措施進行比對。 在實際操作中要兼顧成本、 功耗和性能等因素， 一般不追求完全比對，隻要将失配引起的反射等幹擾限制在可接受的範圍即可。
13、走線閉環檢查規則：
防止信号線在不同層間形成自環。 在多層闆設計中容易發生此類問題， 自環将引起輻射幹擾。
14、走線的分枝長度控制規則：
盡量控制分枝的長度，一般的要求是Tdelay<=Trise/20。
15、走線的諧振規則：
主要針對高頻信号設計而言， 即布線長度不得與其波長成整數倍關系， 以免産生諧振現象。
16、孤立銅區控制規則：
孤立銅區的出現， 将帶來一些不可預知的問題， 是以将孤立銅區與别的信号相接， 有助于改善信号品質，通常是将孤立銅區接地或删除。 在實際的制作中， PCB廠家将一些闆的空置部分增加了一些銅箔，這主要是為了友善印制闆加工，同時對防止印制闆翹曲也有一定的作用。
17、重疊電源與地線層規則：
不同電源層在空間上要避免重疊。 主要是為了減少不同電源之間的幹擾， 特别是一些電壓相差很大的電源之間， 電源平面的重疊問題一定要設法避免， 難以避免時可考慮中間隔地層。
18、20H規則：
由于電源層與地層之間的電場是變化的， 在闆的邊緣會向外輻射電磁幹擾。 稱為邊沿效應。
解決的辦法是将電源層内縮， 使得電場隻在接地層的範圍内傳導。 以一個H（電源和地之間的媒體厚度）為機關，若内縮20H則可以将70%的電場限制在接地層邊沿内；内縮100H則可以将98%的電場限制在内。
（4）其他
對于單雙層闆電源線應盡量粗而短。電源線和地線的寬度要求可以根據1mm的線寬最大對應1A 的電流來計算，電源和地構成的環路盡量小。
為了防止電源線較長時，電源線上的耦合雜訊直接進入負載器件，應在進入每個器件之前，先對電源去藕。且為了防止它們彼此間的互相幹擾，對每個負載的電源獨立去藕，并做到先濾波再進入負載。
三、DDR 布線規則
參看：DDR布線規則與過程
參看：針對DDR2-800和DDR3的PCB信号完整性設計
參看：DDR2布線規則（一）
參看：DDR2布線規則（二）
（1）首先了解下 DDR2 信号的組成：
我用的DDR2晶片型号為：MT47H64M16HG
封裝：
引腳定義：
原理圖：
資料線和位址線：
資料線：DQ[0-15]，DQS，DM，（時鐘信号）CK/CK#
位址線：A[0-15]，BA[0-2]，（控制信号）CS/WE/RAS/CAS，CKE、ODT