IR壓降是指出現在內建電路中電源和地網絡上電壓下降或升高的一種現象。随着半導體工藝的演進金屬互連線的寬度越來越窄，導緻它的電阻值上升，是以在整個晶片範圍内将存在一定的IR壓降。IR壓降的大小決定于從電源PAD到所計算的邏輯門單元之間的等效電阻的大小。
SoC設計中的每一個邏輯門單元的電流都會對設計中的其它邏輯門單元造成不同程度的IR壓降。如果連接配接到金屬連線上的邏輯門單元同時有翻轉動作，那麼是以而導緻的IR壓降将會很大。然而，設計中的某些部分的同時翻轉又是非常重要的，例如時鐘網絡和它所驅動的寄存器，在一個同步設計中它們必須同時翻轉。是以，一定程度的IR壓降是不可避免的。
IR壓降可能是局部或全局性的。當相鄰位置一定數量的邏輯門單元同時有邏輯翻轉動作時，就引起局部IR壓降現象，而電源網格某一特定部分的電阻值特别高時，例如R14遠遠超出預計時，也會導緻局部IR壓降；當晶片某一區域内的邏輯動作導緻其它區域的IR壓降時，稱之為全局現象。
IR壓降問題的表現常常類似一些時序甚至可能是信号的完整性問題。如果晶片的全局IR壓降過高，則邏輯門就有功能故障，使晶片徹底失效，盡管邏輯仿真顯示設計是正确的。而局部IR壓降比較敏感，它隻在一些特定的條件下才可能發生，例如所有的總線資料同步進行翻轉，是以晶片會間歇性的表現出一些功能故障。而IR壓降比較普遍的影響就是降低了晶片的速度。試驗表明，邏輯門單元上5%的IR壓降将使正常的門速度降低15%。