Verilog HDL中資料類型的選擇

  • 信号可以分為端口信号和内部信号。出現在端口清單中的信号是端口信号，其它的信号為内部信号。 • 對于端口信号，輸入端口隻能是 net 類型。輸出端口可以是 net 類型，也可以是 register 類型。若輸出端 口在過程塊中指派則為 register 類型；若在過程塊外指派 ( 包括執行個體化語句），則為 net 類型。 • 内部信号類型與輸出端口相同，可以是 net 或 register 類型。判斷方法也與輸出端口相同。若在過程塊中 指派，則為 register 類型；若在過程塊外指派，則為 net 類型。 •   下面所列是常出的錯誤及相應的錯誤資訊 (error message) ：   • 用過程語句給一個 net 類型的或忘記聲明類型的信号指派。            資訊： illegal …… assignment. • 将執行個體的輸出連接配接到聲明為 register 類型的信号上。            資訊： <name> has illegal output port specification. • 将子產品的輸入信号聲明為 register 類型。            資訊： incompatible declaration, <signal name> …… 若信号既需要在過程塊中指派，又需要在過程塊外指派。這種情況是有可能出現的，如決斷信号。這 時需要一個中間信号轉換。