source: http://blog.csdn.net/alpha_love/article/details/62953847

教你寫Makefile（很全，含有工作經驗的）

轉載  2017年03月17日 22:56:32

• 543

 Makefile

值得一提的是，在Makefile中的指令，必須要以[Tab]鍵開始。

      什麼是makefile？或許很多Winodws的程式員都不知道這個東西，因為那些Windows的IDE都為你做了這個工作，但我覺得要作一個好的和professional的程式員，makefile還是要懂。這就好像現在有這麼多的HTML的編輯器，但如果你想成為一個專業人士，你還是要了解HTML的辨別的含義。特别在Unix下的軟體編譯，你就不能不自己寫makefile了，會不會寫makefile，從一個側面說明了一個人是否具備完成大型工程的能力。因為，makefile關系到了整個工程的編譯規則。一個工程中的源檔案不計數，其按類型、功能、子產品分别放在若幹個目錄中，makefile定義了一系列的規則來指定，哪些檔案需要先編譯，哪些檔案需要後編譯，哪些檔案需要重新編譯，甚至于進行更複雜的功能操作，因為makefile就像一個Shell腳本一樣，其中也可以執行作業系統的指令。makefile帶來的好處就是——“自動化編譯”，一旦寫好，隻需要一個make指令，整個工程完全自動編譯，極大的提高了軟體開發的效率。make是一個指令工具，是一個解釋makefile中指令的指令工具，一般來說，大多數的IDE都有這個指令，比如：Delphi的make，Visual C++的nmake，Linux下GNU的make。可見，makefile都成為了一種在工程方面的編譯方法。

    在這篇文檔中，将以C/C++的源碼作為我們基礎，是以必然涉及一些關于C/C++的編譯的知識，相關于這方面的内容，還請各位檢視相關的編譯器的文檔。這裡所預設的編譯器是UNIX下的GCC和CC。

1 關于程式的編譯和連結

   在此，我想多說關于程式編譯的一些規範和方法，一般來說，無論是C、C++、還是pas，首先要把源檔案編譯成中間代碼檔案，在Windows下也就是.obj檔案，UNIX下是.o檔案，即Object File，這個動作叫做編譯（compile）。然後再把大量的Object File合成執行檔案，這個動作叫作連結（link）。   

    編譯時，編譯器需要的是文法的正确，函數與變量的聲明的正确。對于後者，通常是你需要告訴編譯器頭檔案的所在位置（頭檔案中應該隻是聲明，而定義應該放在C/C++檔案中），隻要所有的文法正确，編譯器就可以編譯出中間目标檔案。一般來說，每個源檔案都應該對應于一個中間目标檔案（O檔案或是OBJ檔案）。 

    連結時，主要是連結函數和全局變量，是以，我們可以使用這些中間目标檔案（O檔案或是OBJ檔案）來連結我們的應用程式。連結器并不管函數所在的源檔案，隻管函數的中間目标檔案（Object File），在大多數時候，由于源檔案太多，編譯生成的中間目标檔案太多，而在連結時需要明顯地指出中間目标檔案名，這對于編譯很不友善，是以，我們要給中間目标檔案打個包，在Windows下這種包叫“庫檔案”（LibraryFile)，也就是 .lib檔案，在UNIX下，是Archive File，也就是 .a檔案。

     總結一下，源檔案首先會生成中間目标檔案，再由中間目标檔案生成執行檔案。在編譯時，編譯器隻檢測程式文法，和函數、變量是否被聲明。如果函數未被聲明，編譯器會給出一個警告，但可以生成Object File。而在連結程式時，連結器會在所有的Object File中找尋函數的實作，如果找不到，那到就會報連結錯誤碼（Linker Error），在VC下，這種錯誤一般是：Link 2001錯誤，意思說是說，連結器未能找到函數的實作。你需要指定函數的ObjectFile.    

    好，言歸正傳，GNU的make有許多的内容，閑言少叙，還是讓我們開始吧。

1 Makefile 介紹

      make指令執行時，需要一個 Makefile檔案，以告訴make指令需要怎麼樣的去編譯和連結程式。

      首先，我們用一個示例來說明Makefile的書寫規則。以便給大家一個感興認識。這個示例來源于GNU的make使用手冊，在這個示例中，我們的工程有8個C檔案，和3個頭檔案，我們要寫一個Makefile來告訴make指令如何編譯和連結這幾個檔案。我們的規則是：   

       1.如果這個工程沒有編譯過，那麼我們的所有C檔案都要編譯并被連結。

        2.如果這個工程的某幾個C檔案被修改，那麼我們隻編譯被修改的C檔案，并連結目标程式。

        3.如果這個工程的頭檔案被改變了，那麼我們需要編譯引用了這幾個頭檔案的C檔案，并連結目标程式。

     隻要我們的Makefile寫得夠好，所有的這一切，我們隻用一個make指令就可以完成，make指令會自動智能地根據目前的檔案修改的情況來确定哪些檔案需要重編譯，進而自己編譯所需要的檔案和連結目标程式。

1.1 Makefile的規則

   在講述這個Makefile之前，還是讓我們先來粗略地看一看Makefile的規則。

          target...: prerequisites ...(預備知識，先決條件)

         command（指令）

         ...

         ...

        -------------------------------------------------------------------------------

       target也就是一個目标檔案，可以是Object File，也可以是執行檔案。還可以是一個标簽（Label），對于标簽這種特性，在後續的“僞目标”章節中會有叙述。

      prerequisites就是，要生成那個target所需要的檔案或是目标。

      command也就是make需要執行的指令。（任意的Shell指令）

       這是一個檔案的依賴關系，也就是說，target這一個或多個的目标檔案依賴于prerequisites中的檔案，其生成規則定義在command中。說白一點就是說，prerequisites中如果有一個以上的檔案比target檔案要新的話，command所定義的指令就會被執行。這就是Makefile的規則。也就是Makefile中最核心的内容。

       說到底，Makefile的東西就是這樣一點，好像我的這篇文檔也該結束了。呵呵。還不盡然，這是Makefile的主線和核心，但要寫好一個Makefile還不夠，我會以後面一點一點地結合我的工作經驗給你慢慢到來。内容還多着呢。）

1.2 一個示例

正如前面所說的，如果一個工程有3個頭檔案，和8個C檔案，我們為了完成前面所述的那三個規則，我們的Makefile應該是下面的這個樣子的。

   edit : main.o kbd.o command.o display.o  insert.osearch.o files.o utils.o

           cc-o edit main.o kbd.o command.o display.o  insert.o search.o files.outils.o

   main.o : main.c defs.h

           cc-c main.c

   kbd.o : kbd.c defs.hcommand.h

           cc-c kbd.c

   command.o : command.cdefs.h command.h

           cc-c command.c

   display.o : display.cdefs.h buffer.h

           cc-c display.c

   insert.o : insert.cdefs.h buffer.h

           cc-c insert.c

   search.o : search.cdefs.h buffer.h

           cc-c search.c

   files.o : files.c defs.hbuffer.h command.h

           cc-c files.c

   utils.o : utils.c defs.h

           cc-c utils.c

   clean :

           rmedit main.o kbd.o command.o display.o insert.o search.o files.o utils.o

       反斜杠（\）是換行符的意思。這樣比較便于Makefile的易讀。我們可以把這個内容儲存在檔案為“Makefile”或“makefile”的檔案中，然後在該目錄下直接輸入指令“make”就可以生成執行檔案edit。如果要删除執行檔案和所有的中間目标檔案，那麼，隻要簡單地執行一下“make clean”就可以了。

        在這個makefile中，目标檔案（target）包含：執行檔案edit和中間目标檔案（*.o），依賴檔案（prerequisites）就是冒号後面的那些 .c 檔案和 .h檔案。每一個 .o 檔案都有一組依賴檔案，而這些 .o 檔案又是執行檔案 edit 的依賴檔案。依賴關系的實質上就是說明了目标檔案是由哪些檔案生成的，換言之，目标檔案是哪些檔案更新的。

        在定義好依賴關系後，後續的那一行定義了如何生成目标檔案的作業系統指令，一定要以一個Tab鍵作為開頭。記住，make并不管指令是怎麼工作的，他隻管執行所定義的指令。make會比較targets檔案和prerequisites檔案的修改日期，如果prerequisites檔案的日期要比targets檔案的日期要新，或者target不存在的話，那麼，make就會執行後續定義的指令。

      這裡要說明一點的是，clean不是一個檔案，它隻不過是一個動作名字，有點像C語言中的lable一樣，其冒号後什麼也沒有，那麼，make就不會自動去找檔案的依賴性，也就不會自動執行其後所定義的指令。要執行其後的指令，就要在make指令後明顯得指出這個lable的名字。這樣的方法非常有用，我們可以在一個makefile中定義不用的編譯或是和編譯無關的指令，比如程式的打包，程式的備份，等等。

1.3 make是如何工作的

在預設的方式下，也就是我們隻輸入make指令。那麼，

1. make會在目前目錄下找名字叫“Makefile”或“makefile”的檔案。
2. 如果找到，它會找檔案中的第一個目标檔案（target），在上面的例子中，他會找到“edit”這個檔案，并把這個檔案作為最終的目标檔案。
3. 如果edit檔案不存在，或是edit所依賴的後面的 .o 檔案的檔案修改時間要比edit這個檔案新，那麼，他就會執行後面所定義的指令來生成edit這個檔案。
4. 如果edit所依賴的.o檔案也存在，那麼make會在目前檔案中找目标為.o檔案的依賴性，如果找到則再根據那一個規則生成.o檔案。（這有點像一個堆棧的過程）
5. 當然，你的C檔案和H檔案是存在的啦，于是make會生成 .o 檔案，然後再用 .o 檔案聲明make的終極任務，也就是執行檔案edit了。

    這就是整個make的依賴性，make會一層又一層地去找檔案的依賴關系，直到最終編譯出第一個目标檔案。在找尋的過程中，如果出現錯誤，比如最後被依賴的檔案找不到，那麼make就會直接退出，并報錯，而對于所定義的指令的錯誤，或是編譯不成功，make根本不理。make隻管檔案的依賴性，即，如果在我找了依賴關系之後，冒号後面的檔案還是不在，那麼對不起，我就不工作啦。

     通過上述分析，我們知道，像clean這種，沒有被第一個目标檔案直接或間接關聯，那麼它後面所定義的指令将不會被自動執行，不過，我們可以顯示要make執行。即指令——“make clean”，以此來清除所有的目标檔案，以便重編譯。

     于是在我們程式設計中，如果這個工程已被編譯過了，當我們修改了其中一個源檔案，比如file.c，那麼根據我們的依賴性，我們的目标file.o會被重編譯（也就是在這個依性關系後面所定義的指令），于是file.o的檔案也是最新的啦，于是file.o的檔案修改時間要比edit要新，是以edit也會被重新連結了（詳見edit目标檔案後定義的指令）。而如果我們改變了“command.h”，那麼，kdb.o、command.o和files.o都會被重編譯，并且，edit會被重連結。

1.4 makefile中使用變量

在上面的例子中，先讓我們看看edit的規則：

     edit : main.okbd.o command.o display.o insert.o search.o files.o utils.o

     cc -o edit main.okbd.o command.o display.o insert.o search.o files.o utils.o

    我們可以看到[.o]檔案的字元串被重複了兩次，如果我們的工程需要加入一個新的[.o]檔案，那麼我們需要在兩個地方加（應該是三個地方，還有一個地方在clean中）。當然，我們的makefile并不複雜，是以在兩個地方加也不累，但如果makefile變得複雜，那麼我們就有可能會忘掉一個需要加入的地方，而導緻編譯失敗。是以，為了makefile的易維護，在makefile中我們可以使用變量。makefile的變量也就是一個字元串，了解成C語言中的宏可能會更好。比如，我們聲明一個變量，叫objects,OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管什麼啦，隻要能夠表示obj檔案就行了。我們在makefile一開始就這樣定義：

    objects = main.okbd.o command.o display.o insert.o search.o files.o utils.o

于是，我們就可以很友善地在我們的makefile中以“$(objects)”的方式來使用這個變量了，于是我們的改良版makefile就變成下面這個樣子：

   objects= main.o kbd.o command.o display.o insert.osearch.o files.o utils.o 

   edit: $(objects)

           cc-o edit $(objects)

   main.o: main.c defs.h

           cc-c main.c

   kbd.o: kbd.c defs.h command.h

           cc-c kbd.c

   command.o: command.c defs.h command.h

           cc-c command.c

   display.o: display.c defs.h buffer.h

           cc-c display.c

   insert.o: insert.c defs.h buffer.h

           cc-c insert.c

   search.o: search.c defs.h buffer.h

           cc-c search.c

   files.o: files.c defs.h buffer.h command.h

           cc-c files.c

   utils.o: utils.c defs.h

           cc-c utils.c

   clean:

           rmedit $(objects)

于是如果有新的 .o 檔案加入，我們隻需簡單地修改一下objects 變量就可以了。

關于變量更多的話題，我會在後續給你一一道來。

1.5 讓make自動推導

GNU的make很強大，它可以自動推導檔案以及檔案依賴關系後面的指令，于是我們就沒必要去在每一個[.o]檔案後都寫上類似的指令，因為，我們的make會自動識别，并自己推導指令。隻要make看到一個[.o]檔案，它就會自動的把[.c]檔案加在依賴關系中，如果make找到一個whatever.o，那麼whatever.c，就會是whatever.o的依賴檔案。并且 cc -c whatever.c 也會被推導出來，于是，我們的makefile再也不用寫得這麼複雜。我們的是新的makefile又出爐了。

   objects= main.o kbd.o command.o display.o insert.o search.o files.o utils.o

  edit :$(objects)

           cc-o edit $(objects)

   main.o: defs.h

   kbd.o: defs.h command.h

   command.o: defs.h command.h

   display.o: defs.h buffer.h

   insert.o: defs.h buffer.h

   search.o: defs.h buffer.h

   files.o: defs.h buffer.h command.h

   utils.o: defs.h

    .PHONY: clean

   clean:

           rmedit $(objects)

這種方法，也就是make的“隐晦規則”。上面檔案内容中，“.PHONY”表示，clean是個僞目标檔案。

關于更為詳細的“隐晦規則”和“僞目标檔案”，我會在後續給你一一道來。

1.6 另類風格的makefile

    即然我們的make可以自動推導指令，那麼我看到那堆[.o]和[.h]的依賴就有點不爽，那麼多的重複的[.h]，能不能把其收攏起來，好吧，沒有問題，這個對于make來說很容易，誰叫它提供了自動推導指令和檔案的功能呢？來看看最新風格的makefile吧。

   objects= main.o kbd.o command.o display.o  insert.o search.o files.o utils.o

    edit: $(objects)

           cc-o edit $(objects)

    $(objects): defs.h

   kbd.ocommand.o files.o : command.h

   display.oinsert.o search.o files.o : buffer.h

    .PHONY : clean  //“.PHONY”表示，clean是個僞目标檔案

   clean:

           rmedit $(objects)

這種風格，讓我們的makefile變得很簡單，但我們的檔案依賴關系就顯得有點淩亂了。魚和熊掌不可兼得。還看你的喜好了。我是不喜歡這種風格的，一是檔案的依賴關系看不清楚，二是如果檔案一多，要加入幾個新的.o檔案，那就理不清楚了。

1.7 清空目标檔案的規則

     每個Makefile中都應該寫一個清空目标檔案（.o和執行檔案）的規則，這不僅便于重編譯，也很利于保持檔案的清潔。這是一個“修養”（呵呵，還記得我的《程式設計修養》嗎）。一般的風格都是：

       clean:

           rmedit $(objects)

更為穩健的做法是：

       .PHONY : clean

       clean:

               -rmedit $(objects)

前面說過，.PHONY意思表示clean是一個“僞目标”。而在rm指令前面加了一個小減号的意思就是，也許某些檔案出現問題，但不要管，繼續做後面的事。當然，clean的規則不要放在檔案的開頭，不然，這就會變成make的預設目标，相信誰也不願意這樣。不成文的規矩是——“clean從來都是放在檔案的最後”。

上面就是一個makefile的概貌，也是makefile的基礎，下面還有很多makefile的相關細節，準備好了嗎？準備好了就來。

2 Makefile 總述

2.1 Makefile裡有什麼？

Makefile裡主要包含了五個東西：顯式規則、隐晦規則、變量定義、檔案訓示和注釋。

1.    顯式規則。顯式規則說明了，如何生成一個或多的的目标檔案。這是由Makefile的書寫者明顯指出，要生成的檔案，檔案的依賴檔案，生成的指令。

2.    隐晦規則。由于我們的make有自動推導的功能，是以隐晦的規則可以讓我們比較粗糙地簡略地書寫Makefile，這是由make所支援的。

3.    變量的定義。在Makefile中我們要定義一系列的變量，變量一般都是字元串，這個有點你C語言中的宏，當Makefile被執行時，其中的變量都會被擴充到相應的引用位置上。

4.    檔案訓示。其包括了三個部分，一個是在一個Makefile中引用另一個Makefile，就像C語言中的include一樣；另一個是指根據某些情況指定Makefile中的有效部分，就像C語言中的預編譯#if一樣；還有就是定義一個多行的指令。有關這一部分的内容，我會在後續的部分中講述。

5.     注釋。Makefile中隻有行注釋，和UNIX的Shell腳本一樣，其注釋是用“#”字元，這個就像C/C++中的“//”一樣。如果你要在你的Makefile中使用“#”字元，可以用反斜框進行轉義，如：“\#”。

最後，還值得一提的是，在Makefile中的指令，必須要以[Tab]鍵開始。

2.2Makefile的檔案名

        預設的情況下，make指令會在目前目錄下按順序找尋檔案名為“GNUmakefile”、“makefile”、“Makefile”的檔案，找到了解釋這個檔案。在這三個檔案名中，最好使用“Makefile”這個檔案名，因為，這個檔案名第一個字元為大寫，這樣有一種顯目的感覺。最好不要用“GNUmakefile”，這個檔案是GNU的make識别的。有另外一些make隻對全小寫的“makefile”檔案名敏感，但是基本上來說，大多數的make都支援“makefile”和“Makefile”這兩種預設檔案名。

     當然，你可以使用别的檔案名來書寫Makefile，比如：“Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make的“-f”和“--file”參數，如：make -f Make.Linux或make --file Make.AIX。

2.3 引用其它的Makefile

    在Makefile使用include關鍵字可以把别的Makefile包含進來，這很像C語言的#include，被包含的檔案會原模原樣的放在目前檔案的包含位置。include的文法是：

include<filename>filename可以是目前作業系統Shell的檔案模式（可以保含路徑和通配符）

在include前面可以有一些空字元，但是絕不能是[Tab]鍵開始。include和可以用一個或多個空格隔開。舉個例子，你有這樣幾個Makefile：a.mk、b.mk、c.mk，還有一個檔案叫foo.make，以及一個變量$(bar)，其包含了e.mk和f.mk，那麼，下面的語句：

   include foo.make *.mk$(bar)

等價于：

   include foo.make a.mkb.mk c.mk e.mk f.mk

make指令開始時，會把找尋include所指出的其它Makefile，并把其内容安置在目前的位置。就好像C/C++的#include指令一樣。如果檔案都沒有指定絕對路徑或是相對路徑的話，make會在目前目錄下首先尋找，如果目前目錄下沒有找到，那麼，make還會在下面的幾個目錄下找：

1.如果make執行時，有“-I”或“--include-dir”參數，那麼make就會在這個參數所指定的目錄下去尋找。

2.如果目錄/include（一般是：/usr/local/bin或/usr/include）存在的話，make也會去找。

     如果有檔案沒有找到的話，make會生成一條警告資訊，但不會馬上出現緻命錯誤。它會繼續載入其它的檔案，一旦完成makefile的讀取，make會再重試這些沒有找到，或是不能讀取的檔案，如果還是不行，make才會出現一條緻命資訊。如果你想讓make不理那些無法讀取的檔案，而繼續執行，你可以在include前加一個減号“-”。如：

-include<filename>

其表示，無論include過程中出現什麼錯誤，都不要報錯繼續執行。和其它版本make相容的相關指令是sinclude，其作用和這一個是一樣的。

2.4 環境變量 MAKEFILES

如果你的目前環境中定義了環境變量MAKEFILES，那麼，make會把這個變量中的值做一個類似于include的動作。這個變量中的值是其它的Makefile，用空格分隔。隻是，它和include不同的是，從這個環境變中引入的Makefile的“目标”不會起作用，如果環境變量中定義的檔案發現錯誤，make也會不理。

但是在這裡我還是建議不要使用這個環境變量，因為隻要這個變量一被定義，那麼當你使用make時，所有的Makefile都會受到它的影響，這絕不是你想看到的。在這裡提這個事，隻是為了告訴大家，也許有時候你的Makefile出現了怪事，那麼你可以看看目前環境中有沒有定義這個變量。

2.5 make的工作方式

GNU的make工作時的執行步驟入下：（想來其它的make也是類似）

1.    讀入所有的Makefile。

2.    讀入被include的其它Makefile。

3.    初始化檔案中的變量。

4.    推導隐晦規則，并分析所有規則。

5.    為所有的目标檔案建立依賴關系鍊。

6.    根據依賴關系，決定哪些目标要重新生成。

7.    執行生成指令。

1-5步為第一個階段，6-7為第二個階段。第一個階段中，如果定義的變量被使用了，那麼，make會把其展開在使用的位置。但make并不會完全馬上展開，make使用的是拖延戰術，如果變量出現在依賴關系的規則中，那麼僅當這條依賴被決定要使用了，變量才會在其内部展開。

當然，這個工作方式你不一定要清楚，但是知道這個方式你也會對make更為熟悉。有了這個基礎，後續部分也就容易看懂了。

3 Makefile書寫規則

 規則包含兩個部分，一個是依賴關系，一個是生成目标的方法。

在Makefile中，規則的順序是很重要的，因為，Makefile中隻應該有一個最終目标，其它的目标都是被這個目标所連帶出來的，是以一定要讓make知道你的最終目标是什麼。一般來說，定義在Makefile中的目标可能會有很多，但是第一條規則中的目标将被确立為最終的目标。如果第一條規則中的目标有很多個，那麼，第一個目标會成為最終的目标。make所完成的也就是這個目标。

好了，還是讓我們來看一看如何書寫規則。

3.1 規則舉例

 foo.o: foo.cdefs.h       # foo子產品  //這是一個注釋

           cc-c -g foo.c

看到這個例子，各位應該不是很陌生了，前面也已說過，foo.o是我們的目标，foo.c和defs.h是目标所依賴的源檔案，而隻有一個指令“cc -c -g foo.c”（以Tab鍵開頭）。這個規則告訴我們兩件事：

1. 檔案的依賴關系，foo.o依賴于foo.c和defs.h的檔案，如果foo.c和defs.h的檔案日期要比foo.o檔案日期要新，或是foo.o不存在，那麼依賴關系發生。

2.  如果生成（或更新）foo.o檔案。也就是那個cc指令，其說明了，如何生成foo.o這個檔案。（當然foo.c檔案include了defs.h檔案）

3.2 規則的文法

     targets :prerequisites

       command

       ...

或是這樣：

     targets : prerequisites; command

           command

           ...

targets是檔案名，以空格分開，可以使用通配符。一般來說，我們的目标基本上是一個檔案，但也有可能是多個檔案。

command是指令行，如果其不與“target:prerequisites”在一行，那麼，必須以[Tab鍵]開頭，如果和prerequisites在一行，那麼可以用分号做為分隔。（見上）

prerequisites也就是目标所依賴的檔案（或依賴目标）。如果其中的某個檔案要比目标檔案要新，那麼，目标就被認為是“過時的”，被認為是需要重生成的。這個在前面已經講過了。

如果指令太長，你可以使用反斜框（‘\’）作為換行符。make對一行上有多少個字元沒有限制。規則告訴make兩件事，檔案的依賴關系和如何成成目标檔案。

一般來說，make會以UNIX的标準Shell，也就是/bin/sh來執行指令。

3.3 在規則中使用通配符

     如果我們想定義一系列比較類似的檔案，我們很自然地就想起使用通配符。make支援三個通配符：“*”，“?”和“[...]”。這是和Unix的B-Shell是相同的。

"~"      //在linux中代表使用者根目錄

波浪号（“~”）字元在檔案名中也有比較特殊的用途。如果是“~/test”，這就表示目前使用者的$HOME目錄下的test目錄。而“~hchen/test”則表示使用者hchen的宿主目錄下的test目錄。（這些都是Unix下的小知識了，make也支援）而在Windows或是MS-DOS下，使用者沒有宿主目錄，那麼波浪号所指的目錄則根據環境變量“HOME”而定。

"*"      //通配符就是想去通過辨別符去識别一些列檔案的總稱

通配符代替了你一系列的檔案，如“*.c”表示所有字尾為c的檔案。一個需要我們注意的是，如果我們的檔案名中有通配符，如：“*”，那麼可以用轉義字元“\”，如“\*”來表示真實的“*”字元，而不是任意長度的字元串。

好吧，還是先來看幾個例子吧：

 clean:

        rm -f *.o

上面這個例子我不不多說了，這是作業系統Shell所支援的通配符。這是在指令中的通配符。

 print: *.c

        lpr-p $?

        touchprint

上面這個例子說明了通配符也可以在我們的規則中，目标print依賴于所有的[.c]檔案。其中的“$?”是一個自動化變量，我會在後面給你講述。

   objects = *.o  //這裡就用到通配符号了，這個是代表所有的.O檔案

上面這個例子，表示了，通符同樣可以用在變量中。并不是說[*.o]會展開，不！objects的值就是“*.o”。Makefile中的變量其實就是C/C++中的宏。如果你要讓通配符在變量中展開，也就是讓objects的值是所有[.o]的檔案名的集合，那麼，你可以這樣：

   objects := $(wildcard*.o)

這種用法由關鍵字“wildcard”指出，關于Makefile的關鍵字，我們将在後面讨論。

3.4 檔案搜尋

     在一些大的工程中，有大量的源檔案，我們通常的做法是把這許多的源檔案分類，并存放在不同的目錄中。是以，當make需要去找尋檔案的依賴關系時，你可以在檔案前加上路徑，但最好的方法是把一個路徑告訴make，讓make在自動去找。

Makefile檔案中的特殊變量“VPATH”就是完成這個功能的，如果沒有指明這個變量，make隻會在目前的目錄中去找尋依賴檔案和目标檔案。如果定義了這個變量，那麼，make就會在目前目錄找不到的情況下，到所指定的目錄中去找尋檔案了。

    VPATH = src:../headers

上面的的定義指定兩個目錄，“src”和“../headers”，make會按照這個順序進行搜尋。目錄由“冒号”分隔。（當然，目前目錄永遠是最高優先搜尋的地方）

另一個設定檔案搜尋路徑的方法是使用make的“vpath”關鍵字（注意，它是全小寫的），這不是變量，這是一個make的關鍵字，這和上面提到的那個VPATH變量很類似，但是它更為靈活。它可以指定不同的檔案在不同的搜尋目錄中。這是一個很靈活的功能。它的使用方法有三種：

1.  vpath < pattern> <directories>    為符合模式<pattern>的檔案指定搜尋目錄<directories>。

2.  vpath < pattern>                            清除符合模式< pattern>的檔案的搜尋目錄。

3.  vpath                                               清除所有已被設定好了的檔案搜尋目錄。

vapth使用方法中的< pattern>需要包含“%”字元。“%”的意思是比對零或若幹字元，例如，“%.h”表示所有以“.h”結尾的檔案。< pattern>指定了要搜尋的檔案集，而< directories>則指定了的檔案集的搜尋的目錄。例如：

   vpath %.h ../headers

該語句表示，要求make在“../headers”目錄下搜尋所有以“.h”結尾的檔案。（如果某檔案在目前目錄沒有找到的話）

我們可以連續地使用vpath語句，以指定不同搜尋政策。如果連續的vpath語句中出現了相同的

< pattern>，或是被重複了的< pattern>，那麼，make會按照vpath語句的先後順序來執行搜尋。如：

   vpath %.c foo

   vpath %   blish

   vpath %.c bar

其表示“.c”結尾的檔案，先在“foo”目錄，然後是“blish”，最後是“bar”目錄。

   vpath %.c foo:bar

   vpath %   blish

而上面的語句則表示“.c”結尾的檔案，先在“foo”目錄，然後是“bar”目錄，最後才是“blish”目錄。

3.5 僞目标

最早先的一個例子中，我們提到過一個“clean”的目标，這是一個“僞目标”

   clean:

           rm*.o temp

正像我們前面例子中的“clean”一樣，即然我們生成了許多檔案編譯檔案，我們也應該提供一個清除它們的“目标”以備完整地重編譯而用。（以“make clean”來使用該目标）

因為，我們并不生成“clean”這個檔案。“僞目标”并不是一個檔案，隻是一個标簽，由于“僞目标”不是檔案，是以make無法生成它的依賴關系和決定它是否要執行。我們隻有通過顯示地指明這個“目标”才能讓其生效。當然，“僞目标”的取名不能和檔案名重名，不然其就失去了“僞目标”的意義了。

當然，為了避免和檔案重名的這種情況，我們可以使用一個特殊的标記“.PHONY”來顯示地指明一個目标是“僞目标”，向make說明，不管是否有這個檔案，這個目标就是“僞目标”。

   .PHONY : clean

隻要有這個聲明，不管是否有“clean”檔案，要運作“clean”這個目标，隻有“make clean”這樣。于是整個過程可以這樣寫：

    .PHONY: clean

   clean:

           rm*.o temp

僞目标一般沒有依賴的檔案。但是，我們也可以為僞目标指定所依賴的檔案。僞目标同樣可以作為“預設目标”，隻要将其放在第一個。一個示例就是，如果你的Makefile需要一口氣生成若幹個可執行檔案，但你隻想簡單地敲一個make完事，并且，所有的目标檔案都寫在一個Makefile中，那麼你可以使用“僞目标”這個特性：

   all : prog1 prog2 prog3

   .PHONY : all

   prog1 : prog1.o utils.o

           cc-o prog1 prog1.o utils.o

   prog2 : prog2.o

           cc-o prog2 prog2.o

   prog3 : prog3.o sort.outils.o

           cc-o prog3 prog3.o sort.o utils.o

我們知道，Makefile中的第一個目标會被作為其預設目标。我們聲明了一個“all”的僞目标，其依賴于其它三個目标。由于僞目标的特性是，總是被執行的，是以其依賴的那三個目标就總是不如“all”這個目标新。是以，其它三個目标的規則總是會被決議。也就達到了我們一口氣生成多個目标的目的。“.PHONY : all”聲明了“all”這個目标為“僞目标”。

随便提一句，從上面的例子我們可以看出，目标也可以成為依賴。是以，僞目标同樣也可成為依賴。看下面的例子：

   .PHONY: cleanall cleanobjcleandiff

   cleanall : cleanobjcleandiff

           rmprogram

   cleanobj :

           rm*.o

   cleandiff :

           rm*.diff

“makeclean”将清除所有要被清除的檔案。“cleanobj”和“cleandiff”這兩個僞目标有點像“子程式”的意思。我們可以輸入“make clean all”和“make clean obj”和“make clean diff”指令來達到清除不同種類檔案的目的

3.6 多目标

Makefile的規則中的目标可以不止一個，其支援多目标，有可能我們的多個目标同時依賴于一個檔案，并且其生成的指令大體類似。于是我們就能把其合并起來。當然，多個目标的生成規則的執行指令是同一個，這可能會可我們帶來麻煩，不過好在我們的可以使用一個自動化變量“$@”（關于自動化變量，将在後面講述），這個變量表示着目前規則中所有的目标的集合，這樣說可能很抽象，還是看一個例子吧。

   bigoutput littleoutput :text.g

           generatetext.g -$(subst output,,$@) > $@

   上述規則等價于：

   bigoutput : text.g

           generatetext.g -big > bigoutput

   littleoutput : text.g

           generatetext.g -little > littleoutput

其中，-$(subst output,,$@)中的“$”表示執行一個Makefile的函數，函數名為subst，後面的為參數。關于函數，将在後面講述。這裡的這個函數是截取字元串的意思，“$@”表示目标的集合，就像一個數組，“$@”依次取出目标，并執于指令。

3.7 靜态模式

靜态模式可以更加容易地定義多目标的規則，可以讓我們的規則變得更加的有彈性和靈活。我們還是先來看一下文法：

<targets...>: <target-pattern>:<prereq-patterns ...>

　　　<commands>

...

targets定義了一系列的目标檔案，可以有通配符。是目标的一個集合。

target-parrtern是指明了targets的模式，也就是的目标集模式。

prereq-parrterns是目标的依賴模式，它對target-parrtern形成的模式再進行一次依賴目标的定義。

這樣描述這三個東西，可能還是沒有說清楚，還是舉個例子來說明一下吧。如果我們的<target-parrtern>定義成“%.o”，意思是我們的集合中都是以“.o”結尾的，而如果我們的<prereq-parrterns>定義成“%.c”，意思是對<target-parrtern>所形成的目标集進行二次定義，其計算方法是，取<target-parrtern>模式中的“%”（也就是去掉了[.o]這個結尾），并為其加上[.c]這個結尾，形成的新集合。

是以，我們的“目标模式”或是“依賴模式”中都應該有“%”這個字元，如果你的檔案名中有“%”那麼你可以使用反斜杠“\”進行轉義，來标明真實的“%”字元。

看一個例子：

   objects = foo.o bar.o

    all: $(objects)

    $(objects): %.o:%.c

           $(CC)-c $(CFLAGS) $< -o $@

 上面的例子中，指明了我們的目标從$object中擷取，“%.o”表明要所有以“.o”結尾的目标，也就是“foo.o bar.o”，也就是變量$object集合的模式，而依賴模式“%.c”則取模式“%.o”的“%”，也就是“foobar”，并為其加下“.c”的字尾，于是，我們的依賴目标就是“foo.cbar.c”。而指令中的“$<”和“$@”則是自動化變量，“$<”表示所有的依賴目标集（也就是“foo.c bar.c”），“$@”表示目标集（也褪恰癴oo.o bar.o”）。于是，上面的規則展開後等價于下面的規則：

   foo.o : foo.c

           $(CC)-c $(CFLAGS) foo.c -o foo.o

   bar.o : bar.c

           $(CC)-c $(CFLAGS) bar.c -o bar.o

試想，如果我們的“%.o”有幾百個，那種我們隻要用這種很簡單的“靜态模式規則”就可以寫完一堆規則，實在是太有效率了。“靜态模式規則”的用法很靈活，如果用得好，那會一個很強大的功能。再看一個例子：

    files = foo.elcbar.o lose.o

    $(filter%.o,$(files)): %.o: %.c

           $(CC)-c $(CFLAGS) $< -o $@

   $(filter %.elc,$(files)):%.elc: %.el

           emacs-f batch-byte-compile $<

$(filter%.o,$(files))表示調用Makefile的filter函數，過濾“$filter”集，隻要其中模式為“%.o”的内容。其的它内容，我就不用多說了吧。這個例字展示了Makefile中更大的彈性。

3.8 自動生成依賴性

在Makefile中，我們的依賴關系可能會需要包含一系列的頭檔案，比如，如果我們的main.c中有一句“#include "defs.h"”，那麼我們的依賴關系應該是：

   main.o : main.c defs.h

但是，如果是一個比較大型的工程，你必需清楚哪些C檔案包含了哪些頭檔案，并且，你在加入或删除頭檔案時，也需要小心地修改Makefile，這是一個很沒有維護性的工作。為了避免這種繁重而又容易出錯的事情，我們可以使用C/C++編譯的一個功能。大多數的C/C++編譯器都支援一個“-M”的選項，即自動找尋源檔案中包含的頭檔案，并生成一個依賴關系。例如，如果我們執行下面的指令：

   cc -M main.c

其輸出是：

   main.o : main.c defs.h

于是由編譯器自動生成的依賴關系，這樣一來，你就不必再手動書寫若幹檔案的依賴關系，而由編譯器自動生成了。需要提醒一句的是，如果你使用GNU的C/C++編譯器，你得用“-MM”參數，不然，“-M”參數會把一些标準庫的頭檔案也包含進來。

gcc-M main.c的輸出是：

   main.o: main.c defs.h /usr/include/stdio.h/usr/include/features.h \

        /usr/include/sys/cdefs.h/usr/include/gnu/stubs.h \

        /usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stddef.h\

        /usr/include/bits/types.h/usr/include/bits/pthreadtypes.h \

        /usr/include/bits/sched.h/usr/include/libio.h \

        /usr/include/_G_config.h/usr/include/wchar.h \

        /usr/include/bits/wchar.h/usr/include/gconv.h \

        /usr/lib/gcc-lib/i486-suse-linux/2.95.3/include/stdarg.h\

        /usr/include/bits/stdio_lim.h

 gcc-MM main.c的輸出則是：

   main.o: main.c defs.h

那麼，編譯器的這個功能如何與我們的Makefile聯系在一起呢。因為這樣一來，我們的Makefile也要根據這些源檔案重新生成，讓Makefile自已依賴于源檔案？這個功能并不現實，不過我們可以有其它手段來迂回地實作這一功能。GNU組織建議把編譯器為每一個源檔案的自動生成的依賴關系放到一個檔案中，為每一個“name.c”的檔案都生成一個“name.d”的Makefile檔案，[.d]檔案中就存放對應[.c]檔案的依賴關系。

于是，我們可以寫出[.c]檔案和[.d]檔案的依賴關系，并讓make自動更新或自成[.d]檔案，并把其包含在我們的主Makefile中，這樣，我們就可以自動化地生成每個檔案的依賴關系了。

這裡，我們給出了一個模式規則來産生[.d]檔案：

   %.d: %.c

           @set-e; rm -f $@; \

            $(CC)-M $(CPPFLAGS) $< > $@.

; \

            sed's,$∗\.o[ :]*,\1.o $@ : ,g' < $@.

>$@; \

            rm-f $@.

這個規則的意思是，所有的[.d]檔案依賴于[.c]檔案，“rm-f $@”的意思是删除所有的目标，也就是[.d]檔案，第二行的意思是，為每個依賴檔案“$<”，也就是[.c]檔案生成依賴檔案，“$@”表示模式“%.d”檔案，如果有一個C檔案是name.c，那麼“%”就是“name”，“

”意為一個随機編号，第二行生成的檔案有可能是“name.d.12345”，第三行使用sed指令做了一個替換，關于sed指令的用法請參看相關的使用文檔。第四行就是删除臨時檔案。

總而言之，這個模式要做的事就是在編譯器生成的依賴關系中加入[.d]檔案的依賴，即把依賴關系：

   main.o : main.c defs.h

轉成：

   main.o main.d : main.cdefs.h

于是，我們的[.d]檔案也會自動更新了，并會自動生成了，當然，你還可以在這個[.d]檔案中加入的不隻是依賴關系，包括生成的指令也可一并加入，讓每個[.d]檔案都包含一個完賴的規則。一旦我們完成這個工作，接下來，我們就要把這些自動生成的規則放進我們的主Makefile中。我們可以使用Makefile的“include”指令，來引入别的Makefile檔案（前面講過），例如：

   sources = foo.c bar.c

    include$(sources:.c=.d)

上述語句中的“$(sources:.c=.d)”中的“.c=.d”的意思是做一個替換，把變量$(sources)所有[.c]的字串都替換成[.d]，關于這個“替換”的内容，在後面我會有更為詳細的講述。當然，你得注意次序，因為include是按次來載入檔案，最先載入的[.d]檔案中的目标會成為預設目标

4 Makefile 書寫指令

      每條規則中的指令和作業系統Shell的指令行是一緻的。make會一按順序一條一條的執行指令，每條指令的開頭必須以[Tab]鍵開頭，除非，指令是緊跟在依賴規則後面的分号後的。在指令行之間中的空格或是空行會被忽略，但是如果該空格或空行是以Tab鍵開頭的，那麼make會認為其是一個空指令。

我們在UNIX下可能會使用不同的Shell，但是make的指令預設是被“/bin/sh”——UNIX的标準Shell解釋執行的。除非你特别指定一個其它的Shell。Makefile中，“#”是注釋符，很像C/C++中的“//”，其後的本行字元都被注釋。

4.1 顯示指令

通常，make會把其要執行的指令行在指令執行前輸出到螢幕上。當我們用“@”字元在指令行前，那麼，這個指令将不被make顯示出來，最具代表性的例子是，我們用這個功能來像螢幕顯示一些資訊。如：

   @echo 正在編譯XXX子產品......

當make執行時，會輸出“正在編譯XXX子產品......”字串，但不會輸出指令，如果沒有“@”，那麼，make将輸出：

   echo 正在編譯XXX子產品......

   正在編譯XXX子產品......

如果make執行時，帶入make參數“-n”或“--just-print”，那麼其隻是顯示指令，但不會執行指令，這個功能很有利于我們調試我們的Makefile，看看我們書寫的指令是執行起來是什麼樣子的或是什麼順序的。

而make參數“-s”或“--slient”則是全面禁止指令的顯示。

4.2 指令執行

當依賴目标新于目标時，也就是當規則的目标需要被更新時，make會一條一條的執行其後的指令。需要注意的是，如果你要讓上一條指令的結果應用在下一條指令時，你應該使用分号分隔這兩條指令。比如你的第一條指令是cd指令，你希望第二條指令得在cd之後的基礎上運作，那麼你就不能把這兩條指令寫在兩行上，而應該把這兩條指令寫在一行上，用分号分隔。如：

   示例一：

       exec:

               cd/home/hchen

               pwd

    示例二：

       exec:

               cd/home/hchen; pwd

當我們執行“make exec”時，第一個例子中的cd沒有作用，pwd會列印出目前的Makefile目錄，而第二個例子中，cd就起作用了，pwd會列印出“/home/hchen”。

make一般是使用環境變量SHELL中所定義的系統Shell來執行指令，預設情況下使用UNIX的标準Shell——/bin/sh來執行指令。但在MS-DOS下有點特殊，因為MS-DOS下沒有SHELL環境變量，當然你也可以指定。如果你指定了UNIX風格的目錄形式，首先，make會在SHELL所指定的路徑中找尋指令解釋器，如果找不到，其會在目前盤符中的目前目錄中尋找，如果再找不到，其會在PATH環境變量中所定義的所有路徑中尋找。MS-DOS中，如果你定義的指令解釋器沒有找到，其會給你的指令解釋器加上諸如“.exe”、“.com”、“.bat”、“.sh”等字尾。

4.3 指令出錯

      每當指令運作完後，make會檢測每個指令的傳回碼，如果指令傳回成功，那麼make會執行下一條指令，當規則中所有的指令成功傳回後，這個規則就算是成功完成了。如果一個規則中的某個指令出錯了（指令退出碼非零），那麼make就會終止執行目前規則，這将有可能終止所有規則的執行。

有些時候，指令的出錯并不表示就是錯誤的。例如mkdir指令，我們一定需要建立一個目錄，如果目錄不存在，那麼mkdir就成功執行，萬事大吉，如果目錄存在，那麼就出錯了。我們之是以使用mkdir的意思就是一定要有這樣的一個目錄，于是我們就不希望mkdir出錯而終止規則的運作。

為了做到這一點，忽略指令的出錯，我們可以在Makefile的指令行前加一個減号“-”（在Tab鍵之後），标記為不管指令出不出錯都認為是成功的。如：

  clean:

           -rm-f *.o

還有一個全局的辦法是，給make加上“-i”或是“--ignore-errors”參數，那麼，Makefile中所有指令都會忽略錯誤。而如果一個規則是以“.IGNORE”作為目标的，那麼這個規則中的所有指令将會忽略錯誤。這些是不同級别的防止指令出錯的方法，你可以根據你的不同喜歡設定。

還有一個要提一下的make的參數的是“-k”或是“--keep-going”，這個參數的意思是，如果某規則中的指令出錯了，那麼就終目該規則的執行，但繼續執行其它規則。

4.4 嵌套執行make

       在一些大的工程中，我們會把我們不同子產品或是不同功能的源檔案放在不同的目錄中，我們可以在每個目錄中都書寫一個該目錄的Makefile，這有利于讓我們的Makefile變得更加地簡潔，而不至于把所有的東西全部寫在一個Makefile中，這樣會很難維護我們的Makefile，這個技術對于我們子產品編譯和分段編譯有着非常大的好處。

     例如，我們有一個子目錄叫subdir，這個目錄下有個Makefile檔案，來指明了這個目錄下檔案的編譯規則。那麼我們總控的Makefile可以這樣書寫：

   subsystem:

           cdsubdir && $(MAKE)

其等價于：

    subsystem:

           $(MAKE)-C subdir

定義$(MAKE)宏變量的意思是，也許我們的make需要一些參數，是以定義成一個變量比較利于維護。這兩個例子的意思都是先進入“subdir”目錄，然後執行make指令。

我們把這個Makefile叫做“總控Makefile”，總控Makefile的變量可以傳遞到下級的Makefile中（如果你顯示的聲明），但是不會覆寫下層的Makefile中所定義的變量，除非指定了“-e”參數。

如果你要傳遞變量到下級Makefile中，那麼你可以使用這樣的聲明：

export<variable ...>

如果你不想讓某些變量傳遞到下級Makefile中，那麼你可以這樣聲明：

unexport<variable ...>

如：

      示例一：

        exportvariable = value

  其等價于：

       variable = value

        exportvariable

       其等價于：

        exportvariable := value

        其等價于：

        variable:= value

       exportvariable

    示例二：

        exportvariable += value

        其等價于：

        variable+= value

       exportvariable

     如果你要傳遞所有的變量，那麼，隻要一個export就行了。後面什麼也不用跟，表示傳遞所有的變量。

需要注意的是，有兩個變量，一個是SHELL，一個是MAKEFLAGS，這兩個變量不管你是否export，其總是要傳遞到下層Makefile中，特别是MAKEFILES變量，其中包含了make的參數資訊，如果我們執行“總控Makefile”時有make參數或是在上層Makefile中定義了這個變量，那麼MAKEFILES變量将會是這些參數，并會傳遞到下層Makefile中，這是一個系統級的環境變量。

但是make指令中的有幾個參數并不往下傳遞，它們是“-C”,“-f”,“-h”“-o”和“-W”（有關Makefile參數的細節将在後面說明），如果你不想往下層傳遞參數，那麼，你可以這樣來：

      subsystem:

           cdsubdir && $(MAKE) MAKEFLAGS=

如果你定義了環境變量MAKEFLAGS，那麼你得确信其中的選項是大家都會用到的，如果其中有“-t”,“-n”,和“-q”參數，那麼将會有讓你意想不到的結果，或許會讓你異常地恐慌。

還有一個在“嵌套執行”中比較有用的參數，“-w”或是“--print-directory”會在make的過程中輸出一些資訊，讓你看到目前的工作目錄。比如，如果我們的下級make目錄是“/home/hchen/gnu/make”，如果我們使用“make -w”來執行，那麼當進入該目錄時，我們會看到：

      make: Entering directory`/home/hchen/gnu/make'.

而在完成下層make後離開目錄時，我們會看到：  

     make: Leaving directory`/home/hchen/gnu/make'

當你使用“-C”參數來指定make下層Makefile時，“-w”會被自動打開的。如果參數中有“-s”（“--slient”）或是“--no-print-directory”，那麼，“-w”總是失效的。

4.5 定義指令包

如果Makefile中出現一些相同指令序列，那麼我們可以為這些相同的指令序列定義一個變量。定義這種指令序列的文法以“define”開始，以“endef”結束，如：

   define run-yacc

   yacc $(firstword $^)

   mv y.tab.c $@

   endef

這裡，“run-yacc”是這個指令包的名字，其不要和Makefile中的變量重名。在“define”和“endef”中的兩行就是指令序列。這個指令包中的第一個指令是運作Yacc程式，因為Yacc程式總是生成“y.tab.c”的檔案，是以第二行的指令就是把這個檔案改改名字。還是把這個指令包放到一個示例中來看看吧。

   foo.c : foo.y

           $(run-yacc)

我們可以看見，要使用這個指令包，我們就好像使用變量一樣。在這個指令包的使用中，指令包“run-yacc”中的“$^”就是“foo.y”，“$@”就是“foo.c”（有關這種以“$”開頭的特殊變量，我們會在後面介紹），make在執行指令包時，指令包中的每個指令會被依次獨立執行。

 使用變量

     在Makefile中的定義的變量，就像是C/C++語言中的宏一樣，他代表了一個文本字串，在Makefile中執行的時候其會自動原模原樣地展開在所使用的地方。其與C/C++所不同的是，你可以在Makefile中改變其值。在Makefile中，變量可以使用在“目标”，“依賴目标”，“指令”或是 Makefile的其它部分中。變量的命名字可以包含字元、數字，下劃線（可以是數字開頭），但不應該含有“:”、“#”、“=”或是空字元（空格、回車等）。變量是大小寫敏感的，“foo”、“Foo”和“FOO”是三個不同的變量名。傳統的Makefile的變量名是全大寫的命名方式，但我推薦使用大小寫搭配的變量名，如：MakeFlags。這樣可以避免和系統的變量沖突，而發生意外的事情。有一些變量是很奇怪字串，如“$<”、“$@”等，這些是自動化變量，我會在後面介紹。

一、變量的基礎

    變量在聲明時需要給予初值，而在使用時，需要給在變量名前加上“$”符号，但最好用小括号“（）”或是大括号“{}”把變量給包括起來。如果你要使用真實的“$”字元，那麼你需要用“$$”來表示。變量可以使用在許多地方，如規則中的“目标”、“依賴”、“指令”以及新的變量中。

先看一個例子：

objects = program.o foo.o utils.o

program : $(objects)

cc -o program $(objects)

$(objects) : defs.h

變量會在使用它的地方精确地展開，就像C/C++中的宏一樣，例如：

foo = c

prog.o : prog.$(foo)

$(foo)$(foo) -$(foo) prog.$(foo)

展開後得到：

prog.o : prog.c

cc -c prog.c

當然，千萬不要在你的Makefile中這樣幹，這裡隻是舉個例子來表明Makefile中的變量在使用處展開的真實樣子。可見其就是一個“替代”的原理。另外，給變量加上括号完全是為了更加安全地使用這個變量，在上面的例子中，如果你不想給變量加上括号，那也可以，但我還是強烈建議你給變量加上括号。

二、變量中的變量

在定義變量的值時，我們可以使用其它變量來構造變量的值，在Makefile中有兩種方式來在用變量定義變量的值。

先看第一種方式，也就是簡單的使用“=”号，在“=”左側是變量，右側是變量的值，右側變量的值可以定義在檔案的任何一處，也就是說，右側中的變量不一定非要是已定義好的值，其也可以使用後面定義的值。如：

foo = $(bar)

bar = $(ugh)

ugh = Huh?

all:

echo $(foo)

我們執行“makeall”将會打出變量$(foo)的值是“Huh?”（$(foo)的值是$(bar)，$(bar)的值是$(ugh)，$(ugh)的值是“Huh?”）可見，變量是可以使用後面的變量來定義的。

這個功能有好的地方，也有不好的地方，好的地方是，我們可以把變量的真實值推到後面來定義，如：

CFLAGS =$(include_dirs) -O

include_dirs = -Ifoo -Ibar

當“CFLAGS”在指令中被展開時，會是“-Ifoo -Ibar -O”。但這種形式也有不好的地方

，那就是遞歸定義，如：

CFLAGS = $(CFLAGS) -O

或：

A = $(B)

B = $(A)

這會讓make陷入無限的變量展開過程中去，當然，我們的make是有能力檢測這樣的定義，并會報錯。還有就是如果在變量中使用函數，那麼，這種方式會讓我們的make運作時非常慢，更糟糕的是，他會使用得兩個make的函數“wildcard”和“shell”發生不可預知的錯誤。因為你不會知道這兩個函數會被調用多少次。為了避免上面的這種方法，我們可以使用make中的另一種用變量來定義變量的方法。這種方法使用的是“:=”操作符，如：

x := foo

y := $(x) bar

x := later

其等價于：

y := foo bar

x := later

值得一提的是，這種方法，前面的變量不能使用後面的變量，隻能使用前面已定義好了的變量。如果是這樣：

y := $(x) bar

x := foo

那麼，y的值是“bar”，而不是“foo bar”。

上面都是一些比較簡單的變量使用了，讓我們來看一個複雜的例子，其中包括了make的函數、條件表達式和一個系統變量“MAKELEVEL”的使用：

ifeq (0,${MAKELEVEL})

cur-dir := $(shell pwd)

whoami := $(shell whoami)

host-type := $(shell arch)

MAKE := ${MAKE} host-type=${host-type} whoami=${whoami}

endif

關于條件表達式和函數，我們在後面再說，對于系統變量“MAKELEVEL”，其意思是，如果我們的make有一個嵌套執行的動作（參見前面的“嵌套使用make”），那麼，這個變量會記錄了我們的目前Makefile的調用層數。

下面再介紹兩個定義變量時我們需要知道的，請先看一個例子，如果我們要定義一個變量，其值是一個空格，那麼我們可以這樣來：

nullstring :=

space := $(nullstring) # end of the line

nullstring 是一個Empty變量，其中什麼也沒有，而我們的space的值是一個空格。因為在操作符的右邊是很難描述一個空格的，這裡采用的技術很管用，先用一個 Empty變量來标明變量的值開始了，而後面采用“#”注釋符來表示變量定義的終止，這樣，我們可以定義出其值是一個空格的變量。請注意這裡關于“#”的使用，注釋符“#”的這種特性值得我們注意，如果我們這樣定義一個變量：

dir := /foo/bar # directory to put the frobs in

dir這個變量的值是“/foo/bar”，後面還跟了4個空格，如果我們這樣使用這樣變量來指定别的目錄——“$(dir)/file”那麼就完蛋了。

還有一個比較有用的操作符是“?=”，先看示例：

FOO ?= bar

其含義是，如果FOO沒有被定義過，那麼變量FOO的值就是“bar”，如果FOO先前被定義過，那麼這條語将什麼也不做，其等價于：

ifeq ($(origin FOO), undefined)

FOO = bar

endif

三、變量進階用法

這裡介紹兩種變量的進階使用方法，第一種是變量值的替換。

我們可以替換變量中的共有的部分，其格式是“$(var:a=b)”或是“${var:a=b}”，其意思是，把變量“var”中所有以“a”字串“結尾”的“a”替換成“b”字串。這裡的“結尾”意思是“空格”或是“結束符”。

還是看一個示例吧：

foo := a.o b.o c.o

bar := $(foo:.o=.c)

這個示例中，我們先定義了一個“$(foo)”變量，而第二行的意思是把“$(foo)”中所有以“.o”字串“結尾”全部替換成“.c”，是以我們的“$(bar)”的值就是“a.c b.c c.c”。

另外一種變量替換的技術是以“靜态模式”（參見前面章節）定義的，如：

foo := a.o b.o c.o

bar := $(foo:%.o=%.c)

這依賴于被替換字串中的有相同的模式，模式中必須包含一個“%”字元，這個例子同樣讓$(bar)變量的值為“a.c b.c c.c”。

第二種進階用法是——“把變量的值再當成變量”。先看一個例子：

x = y

y = z

a := $($(x))

在這個例子中，$(x)的值是“y”，是以$($(x))就是$(y)，于是$(a)的值就是“z”。（注意，是“x=y”，而不是“x=$(y)”）

我們還可以使用更多的層次：

x = y

y = z

z = u

a := $($($(x)))

這裡的$(a)的值是“u”，相關的推導留給讀者自己去做吧。

讓我們再複雜一點，使用上“在變量定義中使用變量”的第一個方式，來看一個例子：

x = $(y)

y = z

z = Hello

a := $($(x))

這裡的$($(x))被替換成了$($(y))，因為$(y)值是“z”，是以，最終結果是：a:=$(z)，也就是“Hello”。

再複雜一點，我們再加上函數：

x = variable1

variable2 := Hello

y = $(subst 1,2,$(x))

z = y

a := $($($(z)))

這個例子中，“$($($(z)))”擴充為“$($(y))”，而其再次被擴充為“$($(subst 1,2,$(x)))”。$(x)的值是“variable1”，subst函數把“variable1”中的所有“1”字串替換成“2”字串，于是，“variable1”變成“variable2”，再取其值，是以，最終，$(a)的值就是$(variable2)的值—— “Hello”。（喔，好不容易）

在這種方式中，或要可以使用多個變量來組成一個變量的名字，然後再取其值：

first_second = Hello

a = first

b = second

all = $($a_$b)

這裡的“$a_$b”組成了“first_second”，于是，$(all)的值就是“Hello”。

再來看看結合第一種技術的例子：

a_objects := a.o b.o c.o

1_objects := 1.o 2.o 3.o

sources := $($(a1)_objects:.o=.c)

這個例子中，如果$(a1)的值是“a”的話，那麼，$(sources)的值就是“a.c b.c c.c”；如果$(a1)的值是“1”，那麼$(sources)的值是“1.c2.c 3.c”。

再來看一個這種技術和“函數”與“條件語句”一同使用的例子：

ifdef do_sort

func := sort

else

func := strip

endif

bar := a d b g q c

foo := $($(func) $(bar))

這個示例中，如果定義了“do_sort”，那麼：foo := $(sort a d b g q c)，于是$(foo)的值就是“a b c d g q”，而如果沒有定義“do_sort”，那麼：foo := $(sort a d bg q c)，調用的就是strip函數。

當然，“把變量的值再當成變量”這種技術，同樣可以用在操作符的左邊：

dir = foo

$(dir)_sources := $(wildcard $(dir)/*.c)

define $(dir)_print

lpr $($(dir)_sources)

endef

這個例子中定義了三個變量：“dir”，“foo_sources”和“foo_print”。

四、追加變量值

我們可以使用“+=”操作符給變量追加值，如：

objects = main.o foo.o bar.o utils.o

objects += another.o

于是，我們的$(objects)值變成：“main.o foo.o bar.o utils.o another.o”（another.o被追加進去了）

使用“+=”操作符，可以模拟為下面的這種例子：

objects = main.o foo.o bar.o utils.o

objects := $(objects) another.o

所不同的是，用“+=”更為簡潔。

如果變量之前沒有定義過，那麼，“+=”會自動變成“=”，如果前面有變量定義，那麼“+=”會繼承于前次操作的指派符。如果前一次的是“:=”，那麼“+=”會以“:=”作為其指派符，如：

variable := value

variable += more

等價于：

variable := value

variable := $(variable) more

但如果是這種情況：

variable = value

variable += more

由于前次的指派符是“=”，是以“+=”也會以“=”來做為指派，那麼豈不會發生變量的遞補歸定義，這是很不好的，是以make會自動為我們解決這個問題，我們不必擔心這個問題。

五、override 訓示符

如果有變量是通常make的指令行參數設定的，那麼Makefile中對這個變量的指派會被忽略。如果你想在Makefile中設定這類參數的值，那麼，你可以使用“override”訓示符。其文法是：

override <variable> = <value>

override <variable> := <value>

當然，你還可以追加：

override <variable> += <more text>

對于多行的變量定義，我們用define訓示符，在define訓示符前，也同樣可以使用ovveride訓示符，如：

override define foo

bar

endef

六、多行變量

還有一種設定變量值的方法是使用define關鍵字。使用define關鍵字設定變量的值可以有換行，這有利于定義一系列的指令（前面我們講過“指令包”的技術就是利用這個關鍵字）。define訓示符後面跟的是變量的名字，而重起一行定義變量的值，定義是以endef關鍵字結束。其工作方式和“=”操作符一樣。變量的值可以包含函數、指令、文字，或是其它變量。因為指令需要以[Tab]鍵開頭，是以如果你用define定義的指令變量中沒有以[Tab]鍵開頭，那麼make就不會把其認為是指令。

下面的這個示例展示了define的用法：

define two-lines

echo foo

echo $(bar)

endef

七、環境變量

make運作時的系統環境變量可以在make開始運作時被載入到Makefile檔案中，但是如果Makefile中已定義了這個變量，或是這個變量由make指令行帶入，那麼系統的環境變量的值将被覆寫。（如果make指定了“-e”參數，那麼，系統環境變量将覆寫Makefile中定義的變量）是以，如果我們在環境變量中設定了“CFLAGS”環境變量，那麼我們就可以在所有的Makefile中使用這個變量了。這對于我們使用統一的編譯參數有比較大的好處。如果Makefile中定義了CFLAGS，那麼則會使用Makefile中的這個變量，如果沒有定義則使用系統環境變量的值，一個共性和個性的統一，很像“全局變量”和“局部變量”的特性。     當make嵌套調用時（參見前面的“嵌套調用”章節），上層Makefile中定義的變量會以系統環境變量的方式傳遞到下層的Makefile中。當然，預設情況下，隻有通過指令行設定的變量會被傳遞。而定義在檔案中的變量，如果要向下層 Makefile傳遞，則需要使用exprot關鍵字來聲明。（參見前面章節） 當然，我并不推薦把許多的變量都定義在系統環境中，這樣，在我們執行不用的Makefile時，擁有的是同一套系統變量，這可能會帶來更多的麻煩。

八、目标變量

前面我們所講的在Makefile中定義的變量都是“全局變量”，在整個檔案，我們都可以通路這些變量。當然，“自動化變量”除外，如“$<”等這種類量的自動化變量就屬于“規則型變量”，這種變量的值依賴于規則的目标和依賴目标的定義。

當然，我樣同樣可以為某個目标設定局部變量，這種變量被稱為“Target-specific Variable”，它可以和“全局變量”同名，因為它的作用範圍隻在這條規則以及連帶規則中，是以其值也隻在作用範圍内有效。而不會影響規則鍊以外的全局變量的值。

其文法是：

<target ...> : <variable-assignment>

<target ...> : overide<variable-assignment>

<variable-assignment>可以是前面講過的各種指派表達式，如“=”、“:=”、“+=”或是“？=”。第二個文法是針對于make指令行帶入的變量，或是系統環境變量。

這個特性非常的有用，當我們設定了這樣一個變量，這個變量會作用到由這個目标所引發的所有的規則中去。如：

prog : CFLAGS = -g

prog : prog.o foo.o bar.o

$(CC) $(CFLAGS) prog.o foo.o bar.o

prog.o : prog.c

$(CC) $(CFLAGS) prog.c

foo.o : foo.c

$(CC) $(CFLAGS) foo.c

bar.o : bar.c

$(CC) $(CFLAGS) bar.c

在這個示例中，不管全局的$(CFLAGS)的值是什麼，在prog目标，以及其所引發的所有規則中（prog.o foo.o bar.o的規則），$(CFLAGS)的值都是“-g”

九、模式變量

在GNU的make中，還支援模式變量（Pattern-specific Variable），通過上面的目标變量中，我們知道，變量可以定義在某個目标上。模式變量的好處就是，我們可以給定一種“模式”，可以把變量定義在符合這種模式的所有目标上。

我們知道，make的“模式”一般是至少含有一個“%”的，是以，我們可以以如下方式給所有以[.o]結尾的目标定義目标變量：

%.o : CFLAGS = -O

同樣，模式變量的文法和“目标變量”一樣：

<pattern ...> : <variable-assignment>

<pattern ...> : override<variable-assignment>

override同樣是針對于系統環境傳入的變量，或是make指令行指定的變量。

使用條件判斷，可以讓make根據運作時的不同情況選擇不同的執行分支。條件表達式可以是比較變量的值，或是比較變量和常量的值。

一、示例

下面的例子，判斷$(CC)變量是否“gcc”，如果是的話，則使用GNU函數編譯目标。

libs_for_gcc = -lgnu

normal_libs =

foo: $(objects)

ifeq ($(CC),gcc)

$(CC) -o foo $(objects) $(libs_for_gcc)

else

$(CC) -o foo $(objects) $(normal_libs)

endif

可見，在上面示例的這個規則中，目标“foo”可以根據變量“$(CC)”值來選取不同的函數庫來編譯程式。

我們可以從上面的示例中看到三個關鍵字：ifeq、else和endif。ifeq的意思表示條件語句的開始，并指定一個條件表達式，表達式包含兩個參數，以逗号分隔，表達式以圓括号括起。else表示條件表達式為假的情況。endif表示一個條件語句的結束，任何一個條件表達式都應該以endif結束。當我們的變量$(CC)值是“gcc”時，目标foo的規則是：

foo: $(objects)

$(CC) -o foo $(objects) $(libs_for_gcc)

而當我們的變量$(CC)值不是“gcc”時（比如“cc”），目标foo的規則是：

foo: $(objects)

$(CC) -o foo $(objects) $(normal_libs)

當然，我們還可以把上面的那個例子寫得更簡潔一些：

libs_for_gcc = -lgnu

normal_libs =

ifeq ($(CC),gcc)

libs=$(libs_for_gcc)

else

libs=$(normal_libs)

endif

foo: $(objects)

$(CC) -o foo $(objects) $(libs)

二、文法

條件表達式的文法為：

<conditional-directive>

<text-if-true>

endif

以及：

<conditional-directive>

<text-if-true>

else

<text-if-false>

endif

其中<conditional-directive>表示條件關鍵字，如“ifeq”。這個關鍵字有四個。

第一個是我們前面所見過的“ifeq”

ifeq (<arg1>, <arg2> )

ifeq '<arg1>' '<arg2>'

ifeq "<arg1>""<arg2>"

ifeq "<arg1>" '<arg2>'

ifeq '<arg1>' "<arg2>"

比較參數“arg1”和“arg2”的值是否相同。當然，參數中我們還可以使用make的函數。如：

ifeq ($(strip $(foo)),)

<text-if-empty>

endif

這個示例中使用了“strip”函數，如果這個函數的傳回值是空（Empty），那麼<text-if-empty>就生效。

第二個條件關鍵字是“ifneq”。文法是：

ifneq (<arg1>, <arg2> )

ifneq '<arg1>' '<arg2>'

ifneq "<arg1>""<arg2>"

ifneq "<arg1>" '<arg2>'

ifneq '<arg1>' "<arg2>"

其比較參數“arg1”和“arg2”的值是否相同，如果不同，則為真。和“ifeq”類似。

第三個條件關鍵字是“ifdef”。文法是：

ifdef <variable-name>

如果變量<variable-name>的值非空，那到表達式為真。否則，表達式為假。當然，<variable-name>同樣可以是一個函數的傳回值。注意，ifdef隻是測試一個變量是否有值，其并不會把變量擴充到目前位置。還是來看兩個例子：

示例一：

bar =

foo = $(bar)

ifdef foo

frobozz = yes

else

frobozz = no

endif

示例二：

foo =

ifdef foo

frobozz = yes

else

frobozz = no

endif

第一個例子中，“$(frobozz)”值是“yes”，第二個則是“no”。

第四個條件關鍵字是“ifndef”。其文法是：

ifndef <variable-name>

這個我就不多說了，和“ifdef”是相反的意思。

在<conditional-directive>這一行上，多餘的空格是被允許的，但是不能以[Tab]鍵做為開始（不然就被認為是指令）。而注釋符“#”同樣也是安全的。“else”和“endif”也

一樣，隻要不是以[Tab]鍵開始就行了。特别注意的是，make是在讀取Makefile時就計算條件表達式的值，并根據條件表達式的值來選擇語句，是以，你最好不要把自動化變量（如“$@”等）放入條件表達式中，因為自動化變量是在運作時才有的。而且，為了避免混亂，make不允許把整個條件語句分成兩部分放在不同的檔案中。

使用函數

在Makefile中可以使用函數來處理變量，進而讓我們的指令或是規則更為的靈活和具有智能。make所支援的函數也不算很多，不過已經足夠我們的操作了。函數調用後，函數的傳回值可以當做變量來使用。

一、函數的調用文法

函數調用，很像變量的使用，也是以“$”來辨別的，其文法如下：

$(<function> <arguments> )

或是

${<function> <arguments>}

這裡，<function>就是函數名，make支援的函數不多。<arguments>是函數的參數，參數間以逗号“,”分隔，而函數名和參數之間以“空格”分隔。函數調用以“$”開頭，以圓括号或花括号把函數名和參數括起。感覺很像一個變量，是不是？函數中的參數可以使用變量，為了風格的統一，函數和變量的括号最好一樣，如使用“$(subst a,b,$(x))”這樣的形式，而不是“$(substa,b,${x})”的形式。因為統一會更清楚，也會減少一些不必要的麻煩。

還是來看一個示例：

comma:= ,

empty:=

space:= $(empty) $(empty)

foo:= a b c

bar:= $(subst $(space),$(comma),$(foo))

在這個示例中，$(comma)的值是一個逗号。$(space)使用了$(empty)定義了一個空格，$(foo)的值是“a b c”，$(bar)的定義用，調用了函數“subst”，這是一個替換函數，這個函數有三個參數，第一個參數是被替換字串，第二個參數是替換字串，第三個參數是替換操作作用的字串。這個函數也就是把$(foo)中的空格替換成逗号，是以$(bar)的值是“a,b,c”。

二、字元串處理函數

$(subst <from>,<to>,<text> )

名稱：字元串替換函數——subst。

功能：把字串<text>中的<from>字元串替換成<to>。

傳回：函數傳回被替換過後的字元串。

示例：

$(subst ee,EE,feet on the street)，

把“feeton the street”中的“ee”替換成“EE”，傳回結果是“fEEt on the strEEt”。

$(patsubst<pattern>,<replacement>,<text> )

名稱：模式字元串替換函數——patsubst。

功能：查找<text>中的單詞（單詞以“空格”、“Tab”或“回車”“換行”分隔）是否符合模式<pattern>，如果比對的話，則以<replacement>替換。這裡，<pattern>可以包括通配符“%”，表示任意長度的字串。如果<replacement>中也包含“%”，那麼，<replacement>中的這個“%”将是<pattern>中的那個“%”所代表的字串。（可以用“\”來轉義，以“\%”來表示真實含義的“%”字元）傳回：函數傳回被替換過後的字元串。

示例：

$(patsubst %.c,%.o,x.c.c bar.c)

把字串“x.c.cbar.c”符合模式[%.c]的單詞替換成[%.o]，傳回結果是“x.c.o bar.o”

備注：

這和我們前面“變量章節”說過的相關知識有點相似。如：

“$(var:<pattern>=<replacement> )”

相當于

“$(patsubst<pattern>,<replacement>,$(var))”，

而“$(var:<suffix>=<replacement> )”

則相當于

“$(patsubst %<suffix>,%<replacement>,$(var))”。

例如有：objects= foo.o bar.o baz.o，

那麼，“$(objects:.o=.c)”和“$(patsubst %.o,%.c,$(objects))”是一樣的。

$(strip <string> )

名稱：去空格函數——strip。

功能：去掉<string>字串中開頭和結尾的空字元。

傳回：傳回被去掉空格的字元串值。

示例：

$(strip a b c )

把字串“ab c ”去到開頭和結尾的空格，結果是“a b c”。

$(findstring <find>,<in> )

名稱：查找字元串函數——findstring。

功能：在字串<in>中查找<find>字串。

傳回：如果找到，那麼傳回<find>，否則傳回空字元串。

示例：

$(findstring a,a b c)

$(findstring a,b c)

第一個函數傳回“a”字元串，第二個傳回“”字元串（空字元串）

$(filter <pattern...>,<text> )

名稱：過濾函數——filter。

功能：以<pattern>模式過濾<text>字元串中的單詞，保留符合模式<pattern>的單詞。可以有多個模式。

傳回：傳回符合模式<pattern>的字串。

示例：

sources := foo.c bar.c baz.s ugh.h

foo: $(sources)

cc $(filter %.c %.s,$(sources)) -o foo

$(filter %.c %.s,$(sources))傳回的值是“foo.cbar.c baz.s”。

$(filter-out <pattern...>,<text> )

名稱：反過濾函數——filter-out。

功能：以<pattern>模式過濾<text>字元串中的單詞，去除符合模式<pattern>的單詞。可以有多個模式。

傳回：傳回不符合模式<pattern>的字串。

示例：

objects=main1.o foo.o main2.o bar.o

mains=main1.o main2.o

$(filter-out $(mains),$(objects)) 傳回值是“foo.obar.o”。

$(sort <list> )

名稱：排序函數——sort。

功能：給字元串<list>中的單詞排序（升序）。

傳回：傳回排序後的字元串。

示例：$(sortfoo bar lose)傳回“bar foo lose” 。

備注：sort函數會去掉<list>中相同的單詞。

$(word <n>,<text> )

名稱：取單詞函數——word。

功能：取字元串<text>中第<n>個單詞。（從一開始）

傳回：傳回字元串<text>中第<n>個單詞。如果<n>比<text>中的單詞數要大，那麼傳回空字元串。

示例：$(word2, foo bar baz)傳回值是“bar”。

$(wordlist <s>,<e>,<text> )

名稱：取單詞串函數——wordlist。

功能：從字元串<text>中取從<s>開始到<e>的單詞串。<s>和<e>是一個數字。

傳回：傳回字元串<text>中從<s>到<e>的單詞字串。如果<s>比<text>中的單詞數要大，那

麼傳回空字元串。如果<e>大于<text>的單詞數，那麼傳回從<s>開始，到<text>結束的單詞串。

示例：$(wordlist 2, 3, foo bar baz)傳回值是“bar baz”。

$(words <text> )

名稱：單詞個數統計函數——words。

功能：統計<text>中字元串中的單詞個數。

傳回：傳回<text>中的單詞數。

示例：$(words,foo bar baz)傳回值是“3”。

備注：如果我們要取<text>中最後的一個單詞，我們可以這樣：$(word $(words<text>),<text> )。

$(firstword <text> )

名稱：首單詞函數——firstword。

功能：取字元串<text>中的第一個單詞。

傳回：傳回字元串<text>的第一個單詞。

示例：$(firstwordfoo bar)傳回值是“foo”。

備注：這個函數可以用word函數來實作：$(word 1,<text> )。

以上，是所有的字元串操作函數，如果搭配混合使用，可以完成比較複雜的功能。這裡，舉一個現實中應用的例子。我們知道，make使用“VPATH”變量來指定“依賴檔案”的搜尋路徑。于是，我們可以利用這個搜尋路徑來指定編譯器對頭檔案的搜尋路徑參數CFLAGS，如：

override CFLAGS += $(patsubst %,-I%,$(subst :,,$(VPATH)))

如果我們的“$(VPATH)”值是“src:../headers”，那麼“$(patsubst %,-I%,$(subst:

, ,$(VPATH)))”将傳回“-Isrc-I../headers”，這正是cc或gcc搜尋頭檔案路徑的參數

。

三、檔案名操作函數

下面我們要介紹的函數主要是處理檔案名的。每個函數的參數字元串都會被當做一個或是一系列的檔案名來對待。

$(dir <names...> )

名稱：取目錄函數——dir。

功能：從檔案名序列<names>中取出目錄部分。目錄部分是指最後一個反斜杠（“/”）之前的部分。如果沒有反斜杠，那麼傳回“./”。

傳回：傳回檔案名序列<names>的目錄部分。

示例：$(dir src/foo.c hacks)傳回值是“src/ ./”。

$(notdir <names...> )

名稱：取檔案函數——notdir。

功能：從檔案名序列<names>中取出非目錄部分。非目錄部分是指最後一個反斜杠（“/”）之後的部分。

傳回：傳回檔案名序列<names>的非目錄部分。

示例：$(notdir src/foo.c hacks)傳回值是“foo.c hacks”。

$(suffix <names...> )

名稱：取字尾函數——suffix。

功能：從檔案名序列<names>中取出各個檔案名的字尾。

傳回：傳回檔案名序列<names>的字尾序列，如果檔案沒有字尾，則傳回空字串。

示例：$(suffixsrc/foo.c src-1.0/bar.c hacks)傳回值是“.c .c”。

$(basename <names...> )

名稱：取字首函數——basename。

功能：從檔案名序列<names>中取出各個檔案名的字首部分。

傳回：傳回檔案名序列<names>的字首序列，如果檔案沒有字首，則傳回空字串。

示例：$(basenamesrc/foo.c src-1.0/bar.c hacks)傳回值是“src/foo src-1.0/barhacks”。

$(addsuffix <suffix>,<names...> )

名稱：加字尾函數——addsuffix。

功能：把字尾<suffix>加到<names>中的每個單詞後面。

傳回：傳回加過字尾的檔案名序列。

示例：$(addsuffix.c,foo bar)傳回值是“foo.c bar.c”。

$(addprefix <prefix>,<names...> )

名稱：加字首函數——addprefix。

功能：把字首<prefix>加到<names>中的每個單詞後面。

傳回：傳回加過字首的檔案名序列。

示例：$(addprefixsrc/,foo bar)傳回值是“src/foo src/bar”。

$(join <list1>,<list2> )

名稱：連接配接函數——join。

功能：把<list2>中的單詞對應地加到<list1>的單詞後面。如果<list1>的單詞個數要比<list2>的多，那麼，<list1>中的多出來的單詞将保持原樣。如果<list2>的單詞個數比

<list1>多，那麼，<list2>多出來的單詞将被複制到<list2>中。

傳回：傳回連接配接過後的字元串。

示例：$(joinaaa bbb , 111 222 333)傳回值是“aaa111 bbb222 333”。

四、foreach 函數

foreach 函數和别的函數非常的不一樣。因為這個函數是用來做循環用的，Makefile中的

foreach函數幾乎是仿照于Unix标準Shell（/bin /sh）中的for語句，或是C-Shell（/bin/csh）中的foreach語句而建構的。它的文法是：

$(foreach <var>,<list>,<text>)

這個函數的意思是，把參數<list>中的單詞逐一取出放到參數<var>所指定的變量中，然後再執行<text>所包含的表達式。每一次<text>會傳回一個字元串，循環過程中，<text>的所傳回的每個字元串會以空格分隔，最後當整個循環結束時，<text>所傳回的每個字元串所組成的整個字元串（以空格分隔）将會是foreach函數的傳回值。

是以，<var>最好是一個變量名，<list>可以是一個表達式，而<text>中一般會使用<var>

這個參數來依次枚舉<list>中的單詞。舉個例子：

names := a b c d

files := $(foreach n,$(names),$(n).o)

上面的例子中，$(name)中的單詞會被挨個取出，并存到變量“n”中，“$(n).o”每次根據“$(n)”計算出一個值，這些值以空格分隔，最後作為foreach函數的傳回，是以，$(f

iles)的值是“a.o b.o c.o d.o”。

注意，foreach中的<var>參數是一個臨時的局部變量，foreach函數執行完後，參數<var>的變量将不在作用，其作用域隻在foreach函數當中。

五、if 函數

if函數很像GNU的make所支援的條件語句——ifeq（參見前面所述的章節），if函數的文法是：

$(if <condition>,<then-part> )

或是

$(if<condition>,<then-part>,<else-part> )

可見，if函數可以包含“else”部分，或是不含。即if函數的參數可以是兩個，也可以是三個。<condition>參數是if的表達式，如果其傳回的為非空字元串，那麼這個表達式就相當于傳回真，于是，<then-part>會被計算，否則<else-part> 會被計算。

而if函數的傳回值是，如果<condition>為真（非空字元串），那個<then-part>會是整個函數的傳回值，如果<condition>為假（空字元串），那麼<else-part>會是整個函數的傳回值，此時如果<else-part>沒有被定義，那麼，整個函數傳回空字串。

是以，<then-part>和<else-part>隻會有一個被計算。

六、call函數

call函數是唯一一個可以用來建立新的參數化的函數。你可以寫一個非常複雜的表達式，這個表達式中，你可以定義許多參數，然後你可以用call函數來向這個表達式傳遞參數。其文法是：

$(call<expression>,<parm1>,<parm2>,<parm3>...)

當 make執行這個函數時，<expression>參數中的變量，如$(1)，$(2)，$(3)等，會被參數<parm1>，<parm2>，<parm3>依次取代。而<expression>的傳回值就是 call函數的傳回值。例如：

reverse = $(1) $(2)

foo = $(call reverse,a,b)

那麼，foo的值就是“a b”。當然，參數的次序是可以自定義的，不一定是順序的，如：

reverse = $(2) $(1)

foo = $(call reverse,a,b)

此時的foo的值就是“b a”。

七、origin函數

origin函數不像其它的函數，他并不操作變量的值，他隻是告訴你你的這個變量是哪裡來的？其文法是：

$(origin <variable> )

注意，<variable>是變量的名字，不應該是引用。是以你最好不要在<variable>中使用“$”字元。Origin函數會以其傳回值來告訴你這個變量的“出生情況”，下面，是origin函數的傳回值:

“undefined”

如果<variable>從來沒有定義過，origin函數傳回這個值“undefined”。

“default”

如果<variable>是一個預設的定義，比如“CC”這個變量，這種變量我們将在後面講述。

“environment”

如果<variable>是一個環境變量，并且當Makefile被執行時，“-e”參數沒有被打開。

“file”

如果<variable>這個變量被定義在Makefile中。

“command line”

如果<variable>這個變量是被指令行定義的。

“override”

如果<variable>是被override訓示符重新定義的。

“automatic”

如果<variable>是一個指令運作中的自動化變量。關于自動化變量将在後面講述。

這些資訊對于我們編寫Makefile是非常有用的，例如，假設我們有一個Makefile其包了一個定義檔案Make.def，在Make.def中定義了一個變量“bletch”，而我們的環境中也有一個環境變量“bletch”，此時，我們想判斷一下，如果變量來源于環境，那麼我們就把之重定義了，如果來源于Make.def或是指令行等非環境的，那麼我們就不重新定義它。于是，在我們的Makefile中，我們可以這樣寫：

ifdef bletch

ifeq "$(origin bletch)""environment"

bletch = barf, gag, etc.

endif

endif

當然，你也許會說，使用override關鍵字不就可以重新定義環境中的變量了嗎？為什麼需要使用這樣的步驟？是的，我們用override是可以達到這樣的效果，可是override過于粗

暴，它同時會把從指令行定義的變量也覆寫了，而我們隻想重新定義環境傳來的，而不想重新定義指令行傳來的。

八、shell函數

shell 函數也不像其它的函數。顧名思義，它的參數應該就是作業系統Shell的指令。它和反引号“`”是相同的功能。這就是說，shell函數把執行作業系統指令後的輸出作為函數傳回。于是，我們可以用作業系統指令以及字元串處理指令awk，sed等等指令來生成一個變量，如：

contents := $(shell cat foo)

files := $(shell echo *.c)

注意，這個函數會新生成一個Shell程式來執行指令，是以你要注意其運作性能，如果你的Makefile中有一些比較複雜的規則，并大量使用了這個函數，那麼對于你的系統性能是有害的。特别是Makefile的隐晦的規則可能會讓你的shell函數執行的次數比你想像的多得多。

九、控制make的函數

make提供了一些函數來控制make的運作。通常，你需要檢測一些運作Makefile時的運作時資訊，并且根據這些資訊來決定，你是讓make繼續執行，還是停止。

$(error <text ...> )

産生一個緻命的錯誤，<text ...>是錯誤資訊。注意，error函數不會在一被使用就會産生錯誤資訊，是以如果你把其定義在某個變量中，并在後續的腳本中使用這個變量，那麼也是可以的。例如：

示例一：

ifdef ERROR_001

$(error error is $(ERROR_001))

endif

示例二：

ERR = $(error found an error!)

.PHONY: err

err: ; $(ERR)

示例一會在變量ERROR_001定義了後執行時産生error調用，而示例二則在目錄err被執行時才發生error調用。

$(warning <text ...> )

這個函數很像error函數，隻是它并不會讓make退出，隻是輸出一段警告資訊，而make繼續執行。

make 的運作

一般來說，最簡單的就是直接在指令行下輸入make指令，make指令會找目前目錄的makefile來執行，一切都是自動的。但也有時你也許隻想讓 make重編譯某些檔案，而不是整個工程，而又有的時候你有幾套編譯規則，你想在不同的時候使用不同的編譯規則，等等。本章節就是講述如何使用make指令的。

一、make的退出碼

make指令執行後有三個退出碼：

0 —— 表示成功執行。

1 —— 如果make運作時出現任何錯誤，其傳回1。

2 —— 如果你使用了make的“-q”選項，并且make使得一些目标不需要更新，那麼傳回2。

Make的相關參數我們會在後續章節中講述。

二、指定Makefile

前面我們說過，GNU make找尋預設的Makefile的規則是在目前目錄下依次找三個檔案——“GNUmakefile”、“makefile”和“Makefile”。其按順序找這三個檔案，一旦找到，就開始讀取這個檔案并執行。目前，我們也可以給make指令指定一個特殊名字的Makefile。要達到這個功能，我們要使用make的“-f”或是“--file”參數（“-- makefile”參數也行）。例如，我們有個makefile的名字是“hchen.mk”，那麼，我們可以這樣來讓make來執行這個檔案：

make –f hchen.mk

如果在make的指令行是，你不隻一次地使用了“-f”參數，那麼，所有指定的makefile将會被連在一起傳遞給make執行。

三、指定目标

一般來說，make的最終目标是makefile中的第一個目标，而其它目标一般是由這個目标連帶出來的。這是make的預設行為。當然，一般來說，你的 makefile中的第一個目标是由許多個目标組成，你可以訓示make，讓其完成你所指定的目标。要達到這一目的很簡單，需在make指令後直接跟目标的名字就可以完成（如前面提到的“make clean”形式）任何在makefile中的目标都可以被指定成終極目标，但是除了以“- ”打頭，或是包含了“=”的目标，因為有這些字元的目标，會被解析成指令行參數或是變量。甚至沒有被我們明确寫出來的目标也可以成為make的終極目标，也就是說，隻要make可以找到其隐含規則推導規則，那麼這個隐含目标同樣可以被指定成終極目标。有一個make的環境變量叫“MAKECMDGOALS”，這個變量中會存放你所指定的終極目标的清單，如果在指令行上，你沒有指定目标，那麼，這個變量是空值。這個變量可以讓你使用在一些比較特殊的情形下。比如下面的例子：

sources = foo.c bar.c

ifneq ( $(MAKECMDGOALS),clean)

include $(sources:.c=.d)

endif

基于上面的這個例子，隻要我們輸入的指令不是“make clean”，那麼makefile會自動包含“foo.d”和“bar.d”這兩個makefile。

使用指定終極目标的方法可以很友善地讓我們編譯我們的程式，例如下面這個例子：

.PHONY: all

all:prog1 prog2 prog3 prog4

從這個例子中，我們可以看到，這個makefile中有四個需要編譯的程式——“prog1”， “prog2”， “prog3”和 “prog4”，我們可以使用“make all”指令來編譯所有的目标（如果把all置成第一個目标，那麼隻需執行“make”），我們也可以使用“make prog2”來單獨編譯目标“prog2”。

即然make可以指定所有makefile中的目标，那麼也包括“僞目标”，于是我們可以根據這種性質來讓我們的makefile根據指定的不同的目标來完成不同的事。在Unix世界中，軟體釋出時，特别是GNU這種開源軟體的釋出時，其 makefile都包含了編譯、安裝、打包等功能。我們可以參照這種規則來書寫我們的makefile中的目标。

“all”             這個僞目标是所有目标的目标，其功能一般是編譯所有的目标。

“clean”      這個僞目标功能是删除所有被make建立的檔案。

“install”      這個僞目标功能是安裝已編譯好的程式，其實就是把目标執行檔案拷貝到指定的目标中去。

“print”        這個僞目标的功能是例出改變過的源檔案。

“tar”            這個僞目标功能是把源程式打包備份。也就是一個tar檔案。

“dist”           這個僞目标功能是建立一個壓縮檔案，一般是把tar檔案壓成Z檔案。或是gz檔案。

“TAGS”        這個僞目标功能是更新所有的目标，以備完整地重編譯使用。

“check”和“test”   這兩個僞目标一般用來測試makefile的流程。

  當然一個項目的makefile中也不一定要書寫這樣的目标，這些東西都是GNU的東西，但是我想，GNU搞出這些東西一定有其可取之處（等你的UNIX下的程式檔案一多時你就會發現這些功能很有用了），這裡隻不過是說明了，如果你要書寫這種功能，最好使用這種名字命名你的目标，這樣規範一些，規範的好處就是——不用解釋，大家都明白。而且如果你的makefile中有這些功能，一是很實用，二是可以顯得你的makefile很專業（不是那種初學者的作品）。

四、檢查規則

有時候，我們不想讓我們的makefile中的規則執行起來，我們隻想檢查一下我們的指令，或是執行的序列。于是我們可以使用make指令的下述參數：

“-n”

“--just-print”

“--dry-run”

“--recon”

不執行參數，這些參數隻是列印指令，不管目标是否更新，把規則和連帶規則下的指令列印出來，但不執行，這些參數對于我們調試makefile很有用處。

“-t”

“--touch”

這個參數的意思就是把目标檔案的時間更新，但不更改目标檔案。也就是說，make假裝編譯目标，但不是真正的編譯目标，隻是把目标變成已編譯過的狀态。

“-q”

“--question”

這個參數的行為是找目标的意思，也就是說，如果目标存在，那麼其什麼也不會輸出，當然也不會執行編譯，如果目标不存在，其會列印出一條出錯資訊。

“-W <file>”

“--what-if=<file>”

“--assume-new=<file>”

“--new-file=<file>”

這個參數需要指定一個檔案。一般是是源檔案（或依賴檔案），Make會根據規則推導來運作依賴于這個檔案的指令，一般來說，可以和“-n”參數一同使用，來檢視這個依賴檔案所發生的規則指令另外一個很有意思的用法是結合“-p”和“-v”來輸出makefile被執行時的資訊（這個将在後面講述）。

五、make的參數

下面列舉了所有GNU make 3.80版的參數定義。其它版本和産商的make大同小異，不過其它産商的make的具體參數還是請參考各自的産品文檔。

“-b”

“-m”

這兩個參數的作用是忽略和其它版本make的相容性。

“-B”

“--always-make”

認為所有的目标都需要更新（重編譯）。

“-C <dir>”

“--directory=<dir>”

指定讀取makefile的目錄。如果有多個“-C”參數，make的解釋是後面的路徑以前面的作為相對路徑，并以最後的目錄作為被指定目錄。如：“make –C ~hchen/test –C prog”

等價于“make–C ~hchen/test/prog”。

“—debug[=<options>]”

輸出make的調試資訊。它有幾種不同的級别可供選擇，如果沒有參數，那就是輸出最簡單的調試資訊。下面是<options>的取值：

a —— 也就是all，輸出所有的調試資訊。（會非常的多）

b —— 也就是basic，隻輸出簡單的調試資訊。即輸出不需要重編譯的目标。

v —— 也就是verbose，在b選項的級别之上。輸出的資訊包括哪個makefile被解析，不需要被重編譯的依賴檔案（或是依賴目标）等。

i —— 也就是implicit，輸出是以的隐含規則。

j —— 也就是jobs，輸出執行規則中指令的詳細資訊，如指令的PID、傳回碼等。

m —— 也就是makefile，輸出make讀取makefile，更新makefile，執行makefile的資訊。

“-d”

相當于“--debug=a”。

“-e”

“--environment-overrides”

指明環境變量的值覆寫makefile中定義的變量的值。

“-f=<file>”

“--file=<file>”

“--makefile=<file>”

指定需要執行的makefile。

“-h”

“--help”

顯示幫助資訊。

“-i”

“--ignore-errors”

在執行時忽略所有的錯誤。

“-I <dir>”

“--include-dir=<dir>”

指定一個被包含makefile的搜尋目标。可以使用多個“-I”參數來指定多個目錄。

“-j [<jobsnum>]”

“--jobs[=<jobsnum>]”

指同時運作指令的個數。如果沒有這個參數，make運作指令時能運作多少就運作多少。如果有一個以上的“-j”參數，那麼僅最後一個“-j”才是有效的。（注意這個參數在MS-D

OS中是無用的）

“-k”

“--keep-going”

出錯也不停止運作。如果生成一個目标失敗了，那麼依賴于其上的目标就不會被執行了。

“-l <load>”

“--load-average[=<load]”

“—max-load[=<load>]”

指定make運作指令的負載。

“-n”

“--just-print”

“--dry-run”

“--recon”

僅輸出執行過程中的指令序列，但并不執行。

“-o <file>”

“--old-file=<file>”

“--assume-old=<file>”

不重新生成的指定的<file>，即使這個目标的依賴檔案新于它。

“-p”

“--print-data-base”

輸出makefile中的所有資料，包括所有的規則和變量。這個參數會讓一個簡單的makefile都會輸出一堆資訊。如果你隻是想輸出資訊而不想執行 makefile，你可以使用“make -q

p”指令。如果你想檢視執行makefile前的預設變量和規則，你可以使用“make –p –f /dev/null”。這個參數輸出的資訊會包含着你的makefile檔案的檔案名和行号，是以，用

這個參數來調試你的makefile會是很有用的，特别是當你的環境變量很複雜的時候。

“-q”

“--question”

不運作指令，也不輸出。僅僅是檢查所指定的目标是否需要更新。如果是0則說明要更新，如果是2則說明有錯誤發生。

“-r”

“--no-builtin-rules”

禁止make使用任何隐含規則。

“-R”

“--no-builtin-variabes”

禁止make使用任何作用于變量上的隐含規則。

“-s”

“--silent”

“--quiet”

在指令運作時不輸出指令的輸出。

“-S”

“--no-keep-going”

“--stop”

取消“-k”選項的作用。因為有些時候，make的選項是從環境變量“MAKEFLAGS”中繼承下來的。是以你可以在指令行中使用這個參數來讓環境變量中的“-k”選項失效。

“-t”

“--touch”

相當于UNIX的touch指令，隻是把目标的修改日期變成最新的，也就是阻止生成目标的指令運作。

“-v”

“--version”

輸出make程式的版本、版權等關于make的資訊。

“-w”

“--print-directory”

輸出運作makefile之前和之後的資訊。這個參數對于跟蹤嵌套式調用make時很有用。

“--no-print-directory”

禁止“-w”選項。

“-W <file>”

“--what-if=<file>”

“--new-file=<file>”

“--assume-file=<file>”

假定目标<file>需要更新，如果和“-n”選項使用，那麼這個參數會輸出該目标更新時的運作動作。如果沒有“-n”那麼就像運作UNIX的“touch”指令一樣，使得<file>的修改時間為目前時間。

“--warn-undefined-variables”

隻要make發現有未定義的變量，那麼就輸出警告資訊。

隐含規則

在我們使用Makefile時，有一些我們會經常使用，而且使用頻率非常高的東西，比如，我們編譯C/C++的源程式為中間目标檔案（Unix下是[.o] 檔案，Windows下是[.obj]檔案）。本章講述的就是一些在Makefile中的“隐含的”，早先約定了的，不需要我們再寫出來的規則。“隐含規則”也就是一種慣例，make會按照這種“慣例”心照不喧地來運作，那怕我們的Makefile中沒有書寫這樣的規則。例如，把[.c]檔案編譯成[.o]檔案這一規則，你根本就不用寫出來，make會自動推導出這種規則，并生成我們需要的[.o]檔案。“隐含規則”會使用一些我們系統變量，我們可以改變這些系統變量的值來定制隐含規則的運作時的參數。如系統變量“CFLAGS”可以控制編譯時的編譯器參數。

我們還可以通過“模式規則”的方式寫下自己的隐含規則。用“字尾規則”來定義隐含規則會有許多的限制。使用“模式規則”會更回得智能和清楚，但“字尾規則”可以用來保證我們Makefile的相容性。我們了解了“隐含規則”，可以讓其為我們更好的服務，也會讓我們知道一些“約定俗成”了的東西，而不至于使得我們在運作Makefile時出現一些我們覺得莫名其妙的東西。當然，任何事物都是沖突的，水能載舟，亦可覆舟，是以，有時候“隐含規則”也會給我們造成不小的麻煩。隻有了解了它，我們才能更好地使用它。

一、使用隐含規則

如果要使用隐含規則生成你需要的目标，你所需要做的就是不要寫出這個目标的規則。那麼，make會試圖去自動推導産生這個目标的規則和指令，如果make可以自動推導生成這個目标的規則和指令，那麼這個行為就是隐含規則的自動推導。當然，隐含規則是make事先約定好的一些東西。例如，我們有下面的一個Makefile：

foo : foo.o bar.o

cc –o foo foo.o bar.o $(CFLAGS) $(LDFLAGS)

我們可以注意到，這個Makefile中并沒有寫下如何生成foo.o和bar.o這兩目标的規則和指令。因為make的“隐含規則”功能會自動為我們自動去推導這兩個目标的依賴目标和生成指令。

make 會在自己的“隐含規則”庫中尋找可以用的規則，如果找到，那麼就會使用。如果找不到，那麼就會報錯。在上面的那個例子中，make調用的隐含規則是，把 [.o]的目标的依賴檔案置成[.c]，并使用C的編譯指令“cc –c$(CFLAGS) [.c]”來生成[.o]的目标。也就是說，我們完全沒有必要寫下下面的兩條規則：

foo.o : foo.c

cc –c foo.c $(CFLAGS)

bar.o : bar.c

cc –c bar.c $(CFLAGS)

因為，這已經是“約定”好了的事了，make和我們約定好了用C編譯器“cc”生成[.o]檔案的規則，這就是隐含規則。當然，如果我們為[.o]檔案書寫了自己的規則，那麼make就不會自動推導并調用隐含規則，它會按照我們寫好的規則忠實地執行。還有，在make的“隐含規則庫”中，每一條隐含規則都在庫中有其順序，越靠前的則是越被經常使用的，是以，這會導緻我們有些時候即使我們顯示地指定了目标依賴，make也不會管。如下面這條規則（沒有指令）：

foo.o : foo.p

依賴檔案“foo.p”（Pascal程式的源檔案）有可能變得沒有意義。如果目錄下存在了“foo.c”檔案，那麼我們的隐含規則一樣會生效，并會通過 “foo.c”調用C的編譯器生成foo.o檔案。因為，在隐含規則中，Pascal的規則出現在C的規則之後，是以，make找到可以生成foo.o的 C的規則就不再尋找下一條規則了。如果你确實不希望任何隐含規則推導，那麼，你就不要隻寫出“依賴規則”，而不寫指令。

二、隐含規則一覽

這裡我們将講述所有預先設定（也就是make内建）的隐含規則，如果我們不明确地寫下規則，那麼，make就會在這些規則中尋找所需要規則和指令。當然，我們也可以使用make的參數“-r”或“--no-builtin-rules”選項來取消所有的預設定的隐含規則。

當然，即使是我們指定了“-r”參數，某些隐含規則還是會生效，因為有許多的隐含規則都是使用了“字尾規則”來定義的，是以，隻要隐含規則中有“字尾清單 ”（也就一系統定義在目标.SUFFIXES的依賴目标），那麼隐含規則就會生效。預設的字尾列是：.out,.a, .ln, .o, .c, .cc, .C, .p, .f, .F, .r, .y, .l, .s, .S, .mod,.sym, .def, .h, .info, .dvi, .tex, .texinfo, .texi, .txinfo, .w, .ch .web, .sh,.elc, .el。具體的細節，我們會在後面講述。

還是先來看一看常用的隐含規則吧。

1、編譯C程式的隐含規則。

“<n>.o”的目标的依賴目标會自動推導為“<n>.c”，并且其生成指令是“$(CC) –c $(CPPFLAGS)$(CFLAGS)”

2、編譯C++程式的隐含規則。

“<n>.o” 的目标的依賴目标會自動推導為“<n>.cc”或是“<n>.C”，并且其生成指令是“$(CXX) –c $(CPPFLAGS) $(CFLAGS)”。（建議使用“.cc”作為C++源檔案的字尾，而不是“.C”）

3、編譯Pascal程式的隐含規則。

“<n>.o”的目标的依賴目标會自動推導為“<n>.p”，并且其生成指令是“$(PC) –c $(PFLAGS)”。

4、編譯Fortran/Ratfor程式的隐含規則。

“<n>.o”的目标的依賴目标會自動推導為“<n>.r”或“<n>.F”或“<n>.f”，并且其生成指令是:

“.f” “$(FC) –c $(FFLAGS)”

“.F” “$(FC) –c $(FFLAGS) $(CPPFLAGS)”

“.f” “$(FC) –c $(FFLAGS) $(RFLAGS)”

5、預處理Fortran/Ratfor程式的隐含規則。

“<n>.f”的目标的依賴目标會自動推導為“<n>.r”或“<n>.F”。這個規則隻是轉換Ratfor或有預處理的Fortran程式到一個标準的Fortran程式。其使用的指令是：

“.F” “$(FC) –F $(CPPFLAGS) $(FFLAGS)”

“.r” “$(FC) –F $(FFLAGS) $(RFLAGS)”

6、編譯Modula-2程式的隐含規則。

“<n>.sym” 的目标的依賴目标會自動推導為“<n>.def”，并且其生成指令是：“$(M2C) $(M2FLAGS)$(DEFFLAGS)”。“<n.o>” 的目标的依賴目标會自動推導為“<n>.mod”，

并且其生成指令是：“$(M2C) $(M2FLAGS) $(MODFLAGS)”。

7、彙編和彙編預處理的隐含規則。

“<n>.o” 的目标的依賴目标會自動推導為“<n>.s”，預設使用編譯品“as”，并且其生成指令是：“$(AS) $(ASFLAGS)”。“<n>.s” 的目标的依賴目标會自動推導為“<n>.S”

，預設使用C預編譯器“cpp”，并且其生成指令是：“$(AS) $(ASFLAGS)”

8、連結Object檔案的隐含規則。

“<n>” 目标依賴于“<n>.o”，通過運作C的編譯器來運作連結程式生成（一般是“ld”），其生成指令是：“$(CC) $(LDFLAGS) <n>.o $(LOADLIBES) $(LDLIBS)”。這個規則對于隻有一個源檔案的工程有效，同時也對多個Object檔案（由不同的源檔案生成）的也有效。例如如下規則：

x : y.o z.o

并且“x.c”、“y.c”和“z.c”都存在時，隐含規則将執行如下指令：

cc -c x.c -o x.o

cc -c y.c -o y.o

cc -c z.c -o z.o

cc x.o y.o z.o -o x

rm -f x.o

rm -f y.o

rm -f z.o

如果沒有一個源檔案（如上例中的x.c）和你的目标名字（如上例中的x）相關聯，那麼，你最好寫出自己的生成規則，不然，隐含規則會報錯的。

9、Yacc C程式時的隐含規則。

“<n>.c”的依賴檔案被自動推導為“n.y”（Yacc生成的檔案），其生成指令是：“$(YACC) $(YFALGS)”。（“Yacc”是一個文法分析器，關于其細節請檢視相關資料）

10、Lex C程式時的隐含規則。

“<n>.c”的依賴檔案被自動推導為“n.l”（Lex生成的檔案），其生成指令是：“$(LEX) $(LFALGS)”。（關于“Lex”的細節請檢視相關資料）

11、Lex Ratfor程式時的隐含規則。

“<n>.r”的依賴檔案被自動推導為“n.l”（Lex生成的檔案），其生成指令是：“$(LEX

) $(LFALGS)”。

12、從C程式、Yacc檔案或Lex檔案建立Lint庫的隐含規則。

“<n>.ln” （lint生成的檔案）的依賴檔案被自動推導為“n.c”，其生成指令是：“$(LINT) $(LINTFALGS)$(CPPFLAGS) -i”。對于“<n>.y”和“<n>.l”也是同樣的規則。

三、隐含規則使用的變量

在隐含規則中的指令中，基本上都是使用了一些預先設定的變量。你可以在你的makefile中改變這些變量的值，或是在make的指令行中傳入這些值，或是在你的環境變量中設定這些值，無論怎麼樣，隻要設定了這些特定的變量，那麼其就會對隐含規則起作用。當然，你也可以利用make的“-R”或“--no–builtin-variables”參數來取消你所定義的變量對隐含規則的作用。

例如，第一條隐含規則——編譯C程式的隐含規則的指令是“$(CC)–c $(CFLAGS) $(CPPFLAGS)”。Make預設的編譯指令是“cc”，如果你把變量“$(CC)”重定義成“gcc”，把變量“$(CFLAGS)”重定義成 “-g”，那麼，隐含規則中的指令全部會以“gcc –c -g $(CPPFLAGS)”的樣子來執行了。

我們可以把隐含規則中使用的變量分成兩種：一種是指令相關的，如“CC”；一種是參數相的關，如“CFLAGS”。下面是所有隐含規則中會用到的變量：

1、關于指令的變量。

AR   函數庫打包程式。預設指令是“ar”。

AS

彙編語言編譯程式。預設指令是“as”。

CC

C語言編譯程式。預設指令是“cc”。

CXX

C++語言編譯程式。預設指令是“g++”。

CO

從 RCS檔案中擴充檔案程式。預設指令是“co”。

CPP

C程式的預處理器（輸出是标準輸出裝置）。預設指令是“$(CC) –E”。

FC

Fortran 和 Ratfor 的編譯器和預處理程式。預設指令是“f77”。

GET

從SCCS檔案中擴充檔案的程式。預設指令是“get”。

LEX

Lex方法分析器程式（針對于C或Ratfor）。預設指令是“lex”。

PC

Pascal語言編譯程式。預設指令是“pc”。

YACC

Yacc文法分析器（針對于C程式）。預設指令是“yacc”。

YACCR

Yacc文法分析器（針對于Ratfor程式）。預設指令是“yacc –r”。

MAKEINFO

轉換Texinfo源檔案（.texi）到Info檔案程式。預設指令是“makeinfo”。

TEX

從TeX源檔案建立TeX DVI檔案的程式。預設指令是“tex”。

TEXI2DVI

從Texinfo源檔案建立軍TeX DVI 檔案的程式。預設指令是“texi2dvi”。

WEAVE

轉換Web到TeX的程式。預設指令是“weave”。

CWEAVE

轉換CWeb 到 TeX的程式。預設指令是“cweave”。

TANGLE

轉換Web到Pascal語言的程式。預設指令是“tangle”。

CTANGLE

轉換CWeb 到 C。預設指令是“ctangle”。

RM

删除檔案指令。預設指令是“rm –f”。

2、關于指令參數的變量

下面的這些變量都是相關上面的指令的參數。如果沒有指明其預設值，那麼其預設值都是空。

ARFLAGS

函數庫打包程式AR指令的參數。預設值是“rv”。

ASFLAGS

彙編語言編譯器參數。（當明顯地調用“.s”或“.S”檔案時）。

CFLAGS

C語言編譯器參數。

CXXFLAGS

C++語言編譯器參數。

COFLAGS

RCS指令參數。

CPPFLAGS

C預處理器參數。（ C 和 Fortran 編譯器也會用到）。

FFLAGS

Fortran語言編譯器參數。

GFLAGS

SCCS “get”程式參數。

LDFLAGS

連結器參數。（如：“ld”）

LFLAGS

Lex文法分析器參數。

PFLAGS

Pascal語言編譯器參數。

RFLAGS

Ratfor 程式的Fortran 編譯器參數。

YFLAGS

Yacc文法分析器參數。

四、隐含規則鍊

有些時候，一個目标可能被一系列的隐含規則所作用。例如，一個[.o]的檔案生成，可能會是先被Yacc的[.y]檔案先成[.c]，然後再被C的編譯器生成。我們把這一系列的隐含規則叫做“隐含規則鍊”。

在上面的例子中，如果檔案[.c]存在，那麼就直接調用C的編譯器的隐含規則，如果沒有[.c]檔案，但有一個[.y]檔案，那麼Yacc的隐含規則會被調用，生成[.c]檔案，然後，再調用C編譯的隐含規則最終由[.c]生成[.o]檔案，達到目标。我們把這種[.c]的檔案（或是目标），叫做中間目标。不管怎麼樣，make會努力自動推導生成目标的一切方法，不管中間目标有多少，其都會執着地把所有的隐含規則和你書寫的規則全部合起來分析，努力達到目标，是以，有些時候，可能會讓你覺得奇怪，怎麼我的目标會這樣生成？怎麼我的makefile發瘋了？

在預設情況下，對于中間目标，它和一般的目标有兩個地方所不同：第一個不同是除非中間的目标不存在，才會引發中間規則。第二個不同的是，隻要目标成功産生，那麼，産生最終目标過程中，所産生的中間目标檔案會被以“rm -f”删除。通常，一個被makefile指定成目标或是依賴目标的檔案不能被當作中介。然而，你可以明顯地說明一個檔案或是目标是中介目标，你可以使用僞目标“.INTERMEDIATE”來強制聲明。（如：.INTERMEDIATE ： mid ）你也可以阻止make自動删除中間目标，要做到這一點，你可以使用僞目标“.SECONDARY”來強制聲明（如：.SECONDARY : sec）。你還可以把你的目标，以模式的方式來指定（如：%.o）成僞目标“.PRECIOUS”的依賴目标，以儲存被隐含規則所生成的中間檔案。

    在“隐含規則鍊”中，禁止同一個目标出現兩次或兩次以上，這樣一來，就可防止在make自動推導時出現無限遞歸的情況。

Make 會優化一些特殊的隐含規則，而不生成中間檔案。如，從檔案“foo.c”生成目标程式“foo”，按道理，make會編譯生成中間檔案“foo.o”，然後連結成“foo”，但在實際情況下，這一動作可以被一條“cc”的指令完成（cc –o foo foo.c），于是優化過的規則就不會生成中間檔案。

五、定義模式規則

你可以使用模式規則來定義一個隐含規則。一個模式規則就好像一個一般的規則，隻是在規則中，目标的定義需要有"%"字元。"%"的意思是表示一個或多個任意字元。在依賴目标中同樣可以使用"%"，隻是依賴目标中的"%"的取值，取決于其目标。

有一點需要注意的是，"%"的展開發生在變量和函數的展開之後，變量和函數的展開發生在make載入Makefile時，而模式規則中的"%"則發生在運作時。

1、模式規則介紹

   模式規則中，至少在規則的目标定義中要包含"%"，否則，就是一般的規則。目标中的"%"定義表示對檔案名的比對，"%"表示長度任意的非空字元串。例如："%.c"表示以".c"結尾的檔案名（檔案名的長度至少為3），而"s.%.c"則表示以"s."開頭，".c"結尾的檔案名（檔案名的長度至少為 5）。

如果"%"定義在目标中，那麼，目标中的"%"的值決定了依賴目标中的"%"的值，也就是說，目标中的模式的"%"決定了依賴目标中"%"的樣子。例如有一個模式規則如下：

%.o : %.c ; <command ......>

其含義是，指出了怎麼從所有的[.c]檔案生成相應的[.o]檔案的規則。如果要生成的目标是"a.o b.o"，那麼"%c"就是"a.c b.c"。一旦依賴目标中的"%"模式被确定，那麼，make會被要求去比對目前目錄下所有的檔案名，一旦找到，make就會規則下的指令，是以，在模式規則中，目标可能會是多個的，如果有模式比對出多個目标，make就會産生所有的模式目标，此時，make關心的是依賴的檔案名和生成目标的指令這兩件事。

2、模式規則示例

下面這個例子表示了,把所有的[.c]檔案都編譯成[.o]檔案.

%.o : %.c

$(CC) -c $(CFLAGS) $(CPPFLAGS) $< -o $@

其中，"$@"表示所有的目标的挨個值，"$<"表示了所有依賴目标的挨個值。這些奇怪的變量我們叫"自動化變量"，後面會詳細講述。

下面的這個例子中有兩個目标是模式的：

%.tab.c %.tab.h: %.y

bison -d $<

這條規則告訴make把所有的[.y]檔案都以"bison -d <n>.y"執行，然後生成"<n>.tab.c"和"<n>.tab.h"檔案。（其中，"<n>" 表示一個任意字元串）。如果我們的執行程式"foo"依賴于檔案"parse.tab.o"和"scan.o"，并且檔案"scan.o"依賴于檔案"parse.tab.h"，如果"parse.y"檔案被更新了，那麼根據上述的規則，"bison-d parse.y"就會被執行一次，于是，"parse.tab.o"和"scan.o"的依賴檔案就齊了。（假設，"parse.tab.o"由"parse.tab.c"生成，和"scan.o"由"scan.c"生成，而"foo"由"parse.tab.o"和"scan.o"連結生成，

而且foo和其[.o]檔案的依賴關系也寫好，那麼，所有的目标都會得到滿足）

3、自動化變量

在上述的模式規則中，目标和依賴檔案都是一系例的檔案，那麼我們如何書寫一個指令來完成從不同的依賴檔案生成相應的目标？因為在每一次的對模式規則的解析時，都會是不同的目标和依賴檔案。自動化變量就是完成這個功能的。在前面，我們已經對自動化變量有所提涉，相信你看到這裡已對它有一個感性認識了。所謂自動化變量，就是這種變量會把模式中所定義的一系列的檔案自動地挨個取出，直至所有的符合模式的檔案都取完了。這種自動化變量隻應出現在規則的指令中。

下面是所有的自動化變量及其說明：

$@

表示規則中的目标檔案集。在模式規則中，如果有多個目标，那麼，"$@"就是比對于目标中模式定義的集合。

$%

僅當目标是函數庫檔案中，表示規則中的目标成員名。例如，如果一個目标是"foo.a(bar.o)"，那麼，"$%"就是"bar.o"，"$@"就是"foo.a"。如果目标不是函數庫檔案（Unix下是

[.a]，Windows下是[.lib]），那麼，其值為空。

$<

依賴目标中的第一個目标名字。如果依賴目标是以模式（即"%"）定義的，那麼"$<"将是符合模式的一系列的檔案集。注意，其是一個一個取出來的。

$?

所有比目标新的依賴目标的集合。以空格分隔。

$^

所有的依賴目标的集合。以空格分隔。如果在依賴目标中有多個重複的，那個這個變量會去除重複的依賴目标，隻保留一份。

$+

這個變量很像"$^"，也是所有依賴目标的集合。隻是它不去除重複的依賴目标。

$*

這個變量表示目标模式中"%"及其之前的部分。如果目标是"dir/a.foo.b"，并且目标的模式是"a.%.b"，那麼，"$*"的值就是"dir /a.foo"。這個變量對于構造有關聯的檔案名是比

較有較。如果目标中沒有模式的定義，那麼"$*"也就不能被推導出，但是，如果目标檔案的字尾是 make所識别的，那麼"$*"就是除了字尾的那一部分。例如：如果目标是"foo.c"，因為".c"是make所能識别的字尾名，是以，"$*"的值就是"foo"。這個特性是GNU make的，很有可能不相容于其它版本的make，是以，你應該盡量避免使用"$*"，除非是在隐含規則或是靜态模式中。如果目标中的字尾是make所不能識别的，那麼"$*"就是空值。當你希望隻對更新過的依賴檔案進行操作時，"$?"在顯式規則中很有用，例如，假設有一個函數庫檔案叫"lib"，其由其它幾個object檔案更新。那麼把object檔案打包的比較有效率的Makefile規則是：

lib : foo.o bar.o lose.o win.o

ar r lib $?

在上述所列出來的自動量變量中。四個變量（$@、$<、$%、$*）在擴充時隻會有一個檔案，而另三個的值是一個檔案清單。這七個自動化變量還可以取得檔案的目錄名或是在目前目錄下的符合模式的檔案名，隻需要搭配上"D"或"F"字樣。這是GNU make中老版本的特性，在新版本中，我們使用函數"dir"或"notdir"就可以做到了。"D"的含義就是Directory，就是目錄，"F"的含義就是File，就是檔案。

下面是對于上面的七個變量分别加上"D"或是"F"的含義：

$(@D)

表示"$@"的目錄部分（不以斜杠作為結尾），如果"$@"值是"dir/foo.o"，那麼"$(@D)"就是"dir"，而如果"$@"中沒有包含斜杠的話，其值就是"."（目前目錄）。

$(@F)

表示"$@"的檔案部分，如果"$@"值是"dir/foo.o"，那麼"$(@F)"就是"foo.o"，"$(@F)"相當于函數"$(notdir$@)"。

"$(*D)"

"$(*F)"

和上面所述的同理，也是取檔案的目錄部分和檔案部分。對于上面的那個例子，"$(*D)"傳回"dir"，而"$(*F)"傳回"foo"

"$(%D)"

"$(%F)"

分别表示了函數封包件成員的目錄部分和檔案部分。這對于形同"archive(member)"形式的目标中的"member"中包含了不同的目錄很有用。

"$(<D)"

"$(<F)"

分别表示依賴檔案的目錄部分和檔案部分。

"$(^D)"

"$(^F)"

分别表示所有依賴檔案的目錄部分和檔案部分。（無相同的）

"$(+D)"

"$(+F)"

分别表示所有依賴檔案的目錄部分和檔案部分。（可以有相同的）

"$(?D)"

"$(?F)"

分别表示被更新的依賴檔案的目錄部分和檔案部分。

最後想提醒一下的是，對于"$<"，為了避免産生不必要的麻煩，我們最好給$後面的那個特定字元都加上圓括号，比如，"$(< )"就要比"$<"要好一些。還得要注意的是，這些變量隻使用在規則的指令中，而且一般都是"顯式規則"和"靜态模式規則"（參見前面"書寫規則"一章）。其在隐含規則中并沒有意義。

4、模式的比對

一般來說，一個目标的模式有一個有字首或是字尾的"%"，或是沒有前字尾，直接就是一個"%"。因為"%"代表一個或多個字元，是以在定義好了的模式中，我們把"%"所比對的内容叫做"莖"，例如"%.c"所比對的檔案"test.c"中"test"就是"莖"。因為在目标和依賴目标中同時有"%"時，依賴目标的"莖"會傳給目标，當做目标中的"莖"。

當一個模式比對包含有斜杠（實際也不經常包含）的檔案時，那麼在進行模式比對時，目錄部分會首先被移開，然後進行比對，成功後，再把目錄加回去。在進行"莖"的傳遞時，我們需要知道這個步驟。例如有一個模式"e%t"，檔案"src/eat" 比對于該模式，于是"src/a"就是其"莖"，如果這個模式定義在依賴目标中，而被依賴于這個模式的目标中又有個模式"c%r"，那麼，目标就是"src/car"。（"莖"被傳遞）

5、重載内建隐含規則

你可以重載内建的隐含規則（或是定義一個全新的），例如你可以重新構造和内建隐含規則不同的指令，如：

%.o : %.c

$(CC) -c $(CPPFLAGS) $(CFLAGS) -D$(date)

你可以取消内建的隐含規則，隻要不在後面寫指令就行。如：

%.o : %.s

同樣，你也可以重新定義一個全新的隐含規則，其在隐含規則中的位置取決于你在哪裡寫下這個規則。朝前的位置就靠前。

六、老式風格的"字尾規則"

字尾規則是一個比較老式的定義隐含規則的方法。字尾規則會被模式規則逐漸地取代。因為模式規則更強更清晰。為了和老版本的Makefile相容，GNU make同樣相容于這些東西。字尾規則有兩種方式："雙字尾"和"單字尾"。雙字尾規則定義了一對字尾：目标檔案的字尾和依賴目标（源檔案）的字尾。如".c.o"相當于"%o : %c"。單字尾規則隻定義一個字尾，也就是源檔案的字尾。如".c"相當于"% : %.c"。

字尾規則中所定義的字尾應該是make所認識的，如果一個字尾是make所認識的，那麼這個規則就是單字尾規則，而如果兩個連在一起的字尾都被make所認識，那就是雙字尾規則。例如：".c"和".o"都是make所知道。因而，如果你定義了一個規則是".c.o"那麼其就是雙字尾規則，意義就是".c"是源檔案的字尾，".o"是目标檔案的字尾。如下示例：

.c.o:

$(CC) -c $(CFLAGS) $(CPPFLAGS) -o $@ $<

字尾規則不允許任何的依賴檔案，如果有依賴檔案的話，那就不是字尾規則，那些字尾統統被認為是檔案名，如：

.c.o: foo.h

$(CC) -c $(CFLAGS) $(CPPFLAGS) -o $@ $<

這個例子，就是說，檔案".c.o"依賴于檔案"foo.h"，而不是我們想要的這樣：

%.o: %.c foo.h

$(CC) -c $(CFLAGS) $(CPPFLAGS) -o $@ $<

字尾規則中，如果沒有指令，那是毫無意義的。因為他也不會移去内建的隐含規則。

而要讓make知道一些特定的字尾，我們可以使用僞目标".SUFFIXES"來定義或是删除，如：.SUFFIXES:.hack .win

把字尾.hack和.win加入字尾清單中的末尾。

.SUFFIXES: # 删除預設的字尾

.SUFFIXES: .c .o .h # 定義自己的字尾

先清楚預設字尾，後定義自己的字尾清單。

make的參數"-r"或"-no-builtin-rules"也會使用得預設的字尾清單為空。而變量"SUFFIXE"被用來定義預設的字尾清單，你可以用".SUFFIXES"來改變字尾清單，但請不要改變變量"SUFFIXE"的值。

七、隐含規則搜尋算法

比如我們有一個目标叫 T。下面是搜尋目标T的規則的算法。請注意，在下面，我們沒有提到字尾規則，原因是，所有的字尾規則在Makefile被載入記憶體時，會被轉換成模式規則。如果目标是"archive(member)"的函數庫檔案模式，那麼這個算法會被運作兩次，第一次是找目标T，如果沒有找到的話，那麼進入第二次，第二次會把"member"當作T來搜尋。

1、把T的目錄部分分離出來。叫D，而剩餘部分叫N。（如：如果T是"src/foo.o"，那麼，D就是"src/"，N就是"foo.o"）

2、建立所有比對于T或是N的模式規則清單。

3、如果在模式規則清單中有比對所有檔案的模式，如"%"，那麼從清單中移除其它的模式。

4、移除清單中沒有指令的規則。

5、對于第一個在清單中的模式規則：

1）推導其"莖"S，S應該是T或是N比對于模式中"%"非空的部分。

2）計算依賴檔案。把依賴檔案中的"%"都替換成"莖"S。如果目标模式中沒有包含斜框字元，而把D加在第一個依賴檔案的開頭。

3）測試是否所有的依賴檔案都存在或是理當存在。（如果有一個檔案被定義成另外一個規則的目标檔案，或者是一個顯式規則的依賴檔案，那麼這個檔案就叫"理當存在"）

4）如果所有的依賴檔案存在或是理當存在，或是就沒有依賴檔案。那麼這條規則将被采用，退出該算法。

6、如果經過第5步，沒有模式規則被找到，那麼就做更進一步的搜尋。對于存在于清單中的第一個模式規則：

1）如果規則是終止規則，那就忽略它，繼續下一條模式規則。

2）計算依賴檔案。（同第5步）

3）測試所有的依賴檔案是否存在或是理當存在。

4）對于不存在的依賴檔案，遞歸調用這個算法查找他是否可以被隐含規則找到。

5）如果所有的依賴檔案存在或是理當存在，或是就根本沒有依賴檔案。那麼這條規則被采用，退出該算法。

7、如果沒有隐含規則可以使用，檢視".DEFAULT"規則，如果有，采用，把".DEFAULT"的指令給T使用。

一旦規則被找到，就會執行其相當的指令，而此時，我們的自動化變量的值才會生成。

使用make更新函數庫檔案

函數庫檔案也就是對Object檔案（程式編譯的中間檔案）的打封包件。在Unix下，一般是由指令"ar"來完成打包工作。

一、函數庫檔案的成員

一個函數庫檔案由多個檔案組成。你可以以如下格式指定函數庫檔案及其組成：

archive(member)

這個不是一個指令，而一個目标和依賴的定義。一般來說，這種用法基本上就是為了"ar"指令來服務的。如：

foolib(hack.o) : hack.o

ar cr foolib hack.o

如果要指定多個member，那就以空格分開，如：

foolib(hack.o kludge.o)

其等價于：

foolib(hack.o) foolib(kludge.o)

你還可以使用Shell的檔案通配符來定義，如：

foolib(*.o)

二、函數庫成員的隐含規則

當 make搜尋一個目标的隐含規則時，一個特殊的特性是，如果這個目标是"a(m)"形式的，其會把目标變成"(m)"。于是，如果我們的成員是"%.o" 的模式定義，并且如果我們使用"makefoo.a(bar.o)"的形式調用Makefile時，隐含規則會去找"bar.o"的規則，如果沒有定義bar.o的規則，那麼内建隐含規則生效，make會去找bar.c檔案來生成bar.o，如果找得到的話，make執行的指令大緻如下：

cc -c bar.c -o bar.o

ar r foo.a bar.o

rm -f bar.o

還有一個變量要注意的是"$%"，這是專屬函數庫檔案的自動化變量，有關其說明請參見"自動化變量"一節。

三、函數庫檔案的字尾規則

你可以使用"字尾規則"和"隐含規則"來生成函數庫打封包件，如：

.c.a:

$(CC) $(CFLAGS) $(CPPFLAGS) -c $< -o $*.o

$(AR) r $@ $*.o

$(RM) $*.o

其等效于：

(%.o) : %.c

$(CC) $(CFLAGS) $(CPPFLAGS) -c $< -o $*.o

$(AR) r $@ $*.o

$(RM) $*.o

四、注意事項

在進行函數庫打封包件生成時，請小心使用make的并行機制（"-j"參數）。如果多個ar指令在同一時間運作在同一個函數庫打封包件上，就很有可以損壞這個函數庫檔案。是以，在make未來的版本中，應該提供一種機制來避免并行操作發生在函數打封包件上。

但就目前而言，你還是應該不要盡量不要使用"-j"參數。

後序

終于到寫結束語的時候了，以上基本上就是GNU make的Makefile的所有細節了。其它的産商的make基本上也就是這樣的，無論什麼樣的make，都是以檔案的依賴性為基礎的，其基本是都是遵循一個标準的。這篇文檔中80%的技術細節都适用于任何的make，我猜測"函數"那一章的内容可能不是其它make所支援的，而隐含規則方面，我想不同的make會有不同的實作，我沒有精力來檢視GNU的make和VC的nmake、BCB的make，或是别的UNIX下的make有些什麼樣的差别，一是時間精力不夠，二是因為我基本上都是在Unix下使用make，以前在SCOUnix和IBM的AIX，現在在Linux、Solaris、HP-UX、AIX和Alpha下使用，Linux和Solaris下更多一點。不過，我可以肯定的是，在Unix下的make，無論是哪種平台，幾乎都使用了Richard Stallman開發的make和cc/gcc的編譯器，而且，基本上都是GNU的make（公司裡所有的UNIX機器上都被裝上了GNU的東西，是以，使用GNU的程式也就多了一些）。GNU的東西還是很不錯的，特别是使用得深了以後，越來越覺得GNU的軟體的強大，也越來越覺得GNU的在作業系統中（主要是Unix，甚至Windows）"殺傷力"。

對于上述所有的make的細節，我們不但可以利用make這個工具來編譯我們的程式，還可以利用make來完成其它的工作，因為規則中的指令可以是任何Shell之下的指令，是以，在Unix下，你不一定隻是使用程式語言的編譯器，你還可以在Makefile中書寫其它的指令，如：tar、awk、mail、sed、cvs、compress、ls、rm、yacc、rpm、 ftp……等等，等等，來完成諸如"程式打包"、"程式備份"、"制作程式安裝包"、"送出代碼"、"使用程式模闆"、"合并檔案"等等五花八門的功能，檔案操作，檔案管理，程式設計開發設計，或是其它一些異想天開的東西。比如，以前在書寫銀行交易程式時，由于銀行的交易程式基本一樣，就見到有人書寫了一些交易的通用程式模闆，在該模闆中把一些網絡通訊、資料庫操作的、業務操作共性的東西寫在一個檔案中，在這些檔案中用些諸如"@@@N、###N"奇怪字串标注一些位置，然後書寫交易時，隻需按照一種特定的規則書寫特定的處理，最後在make時，使用awk和sed，把模闆中的"@@@N、###N"等字串替代成特定的程式，形成C檔案，然後再編譯。這個動作很像資料庫的"擴充C"語言（即在C語言中用"EXEC　SQL"的樣子執行SQL語句，在用 cc/gcc編譯之前，需要使用"擴充C"的翻譯程式，如cpre，把其翻譯成标準C）。如果你在使用make時有一些更為絕妙的方法，請記得告訴我啊。

回頭看看整篇文檔，不覺記起幾年前剛剛開始在Unix下做開發的時候，有人問我會不會寫Makefile時，我兩眼發直，根本不知道在說什麼。一開始看到别人在vi中寫完程式後輸入"!make"時，還以為是vi的功能，後來才知道有一個Makefile在作怪，于是上網查啊查，那時又不願意看英文，發現就根本沒有中文的文檔介紹Makefile，隻得看别人寫的Makefile，自己瞎碰瞎搞才積累了一點知識，但在很多地方完全是知其然不知是以然。後來開始從事UNIX下産品軟體的開發，看到一個400人年，近200萬行代碼的大工程，發現要編譯這樣一個龐然大物，如果沒有Makefile，那會是多麼恐怖的一樣事啊。于是橫下心來，狠命地讀了一堆英文文檔，才覺得對其掌握了。但發現目前網上對Makefile介紹的文章還是少得那麼的可憐，是以想寫這樣一篇文章，共享給大家，希望能對各位有所幫助。

現在我終于寫完了，看了看檔案的建立時間，這篇技術文檔也寫了兩個多月了。發現，自己知道是一回事，要寫下來，跟别人講述又是另外一回事，而且，現在越來越沒有時間專研技術細節，是以在寫作時，發現在闡述一些細節問題時很難做到嚴謹和精練，而且對先講什麼後講什麼不是很清楚，是以，還是參考了一些國外站點上的資料和題綱，以及一些技術書籍的語言風格，才得以完成。整篇文檔的提綱是基于GNU的Makefile技術手冊的提綱來書寫的，并結合了自己的工作經驗，以及自己的學習曆程。因為從來沒有寫過這麼長，這麼細的文檔，是以一定會有很多地方存在表達問題，語言歧義或是錯誤。因些，我迫切地得等待各位給我指證和建議，以及任何的回報

最後，還是利用這個後序，介紹一下自己。我目前從事于所有Unix平台下的軟體研發，主要是做分布式計算/網格計算方面的系統産品軟體，并且我對于下一代的計算機革命——網格計算非常地感興趣，對于分布式計算、P2P、Web Service、J2EE技術方向也很感興趣，同時，對于項目實施、團隊管理、項目管理也小有心得，希望同樣和我戰鬥在“技術和管理并重”的陣線上的年輕一代，能夠和我多多地交流。我的MSN是：[email protected]（常用），QQ是：753640（不常用）。（注：請勿給我MSN的郵箱發信，由于hotmail的垃圾郵件導緻我拒收這個郵箱的所有來信）

我歡迎任何形式的交流，無論是讨論技術還是管理，或是其它海闊天空的東西。除了政治和娛樂新聞我不關心，其它隻要積極向上的東西我都歡迎！

最最後，我還想介紹一下make程式的設計開發者。

首當其沖的是： Richard Stallman

開源軟體的領袖和先驅，從來沒有領過一天工資，從來沒有使用過Windows作業系統。對于他的事迹和他的軟體以及他的思想，我無需說過多的話，相信大家對這個人并不比我陌生，這是他的首頁：http://www.stallman.org/ 。