收集了一些SDRAM控制器設計的資料，有點亂，懶得整理。 SDRAM的原理和時序.pdf 下載下傳到下面連結。 http://www.eetop.cn/bbs/thread-57279-1-1.html 今天我們就詳細探讨一下，其中的很多内容同樣适用于DDR與RDRAM。這裡需要強調一點，對于記憶體系統整體而言，一次記憶體通路就是對一個頁的通路，這個頁的定義已經在解釋Full Page含義時講明了。由于在P-Bank中，每個晶片的尋址都是一樣的，是以可以将頁通路“濃縮”等效為對每晶片中指定行的通路，這樣可能比較好了解。但為了與官方标準統一，在下文中會經常用頁來描述相關的内容，請讀者注意了解。
一、影響性能的主要時序參數
所謂的影響性能是并不是指SDRAM的帶寬，頻率與位寬固定後，帶寬也就不可更改了。但這是理想的情況，在記憶體的工作周期内，不可能總處于資料傳輸的狀态，因為要有指令、尋址等必要的過程。但這些操作占用的時間越短，記憶體工作的效率越高，性能也就越好。
非資料傳輸時間的主要組成部分就是各種延遲與潛伏期。通過上文的講述，大家應該很明顯看出有三個參數對記憶體的性能影響至關重要，它們是tRCD、CL和tRP。每條正規的記憶體模組都會在辨別上注明這三個參數值，可見它們對性能的敏感性。
以記憶體最主要的操作——讀取為例。tRCD決定了行尋址（有效）至列尋址（讀/寫指令）之間的間隔，CL決定了列尋址到資料進行真正被讀取所花費的時間，tRP則決定了相同L-Bank中不同工作行轉換的速度。現在可以想象一下讀取時可能遇到的幾種情況（分析寫入操作時不用考慮CL即可）：
1、要尋址的行與L-Bank是空閑的。也就是說該L-Bank的所有行是關閉的，此時可直接發送行有效指令，資料讀取前的總耗時為tRCD+CL，這種情況我們稱之為頁命中（PH，Page Hit）。
2、要尋址的行正好是前一個操作的工作行，也就是說要尋址的行已經處于選通有效狀态，此時可直接發送列尋址指令，資料讀取前的總耗時僅為CL，這就是所謂的背靠背（Back to Back）尋址，我們稱之為頁快速命中（PFH，Page Fast Hit）或頁直接命中（PDH，Page Direct Hit）。
3、要尋址的行所在的L-Bank中已經有一個行處于活動狀态（未關閉），這種現象就被稱作尋址沖突，此時就必須要進行預充電來關閉工作行，再對新行發送行有效指令。結果，總耗時就是tRP+tRCD+CL，這種情況我們稱之為頁錯失（PM，Page Miss）。
顯然，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。上述三種情況發生的機率各自簡稱為PHR——PH Rate、PFDR——PFH Rate、PMR——PM Rate。是以，系統設計人員（包括記憶體與北橋晶片）都盡量想提高PHR與PFHR，同時減少PMR，以達到提高記憶體工作效率的目的。
二、增加PHR的方法
顯然，這與預充電管理政策有着直接的關系，目前有兩種方法來盡量提高PHR。自動預充電技術就是其中之一，它自動的在每次行操作之後進行預充電，進而減少了日後對同一L-Bank不同行尋址時發生沖突的可能性。但是，如果要在目前行工作完成後馬上打開同一L-Bank的另一行工作時，仍然存在tRP的延遲。怎麼辦？ 此時就需要L-Bank交錯預充電了。
VIA的4路交錯式記憶體控制就是在一個L-Bank工作時，對下一個要工作的L-Bank進行預充電。這樣，預充電與資料的傳輸交錯執行，當通路下一個L-Bank時，tRP已過，就可以直接進入行有效狀态了。目前VIA聲稱可以跨P-Bank進行16路記憶體交錯，并以LRU算法進行預充電管理。
有關L-Bank交錯預充電（存取）的具體執行在本刊2001年第2期已有詳細介紹，這裡就不再重複了。
L-Bank交錯自動預充電/讀取時序圖：L-Bank 0與L-Bank 3實作了無間隔交錯讀取，避免了tRP對性能的影響
三、增加PFHR的方法
無論是自動預充電還是交錯工作的方法都無法消除tRCD所帶來的延遲。要解決這個問題，就要盡量讓一個工作行在進行預充電前盡可能多的接收多個工作指令，以達到背靠背的效果，此時就隻剩下CL所造成的讀取延遲了（寫入時沒有延遲）。
如何做到這一點呢？這就是北橋晶片的責任了。在上文的時序圖中有一個參數tRAS（Active to Precharge Command，行有效至預充電指令間隔周期）。它有一個範圍，對于PC133标準，一般是預充電指令至少要在行有效指令5個時鐘周期之後發出，最長間隔視晶片而異（基本在120000ns左右），否則工作行的資料将有丢失的危險。那麼這也就意味着一個工作行從有效（選通）開始，可以有120000ns的持續工作時間而不用進行預充電。顯然，隻要北橋晶片不發出預充電（包括允許自動預充電）的指令，行打開的狀态就會一直保持。在此期間的對該行的任何讀寫操作也就不會有tRCD的延遲。可見，如果北橋晶片在能同時打開的行（頁）越多，那麼PFHR也就越大。需要強調的是，這裡的同時打開不是指對多行同時尋址（那是不可能的），而是指多行同時處于選通狀态。我們可以看到一些SDRAM晶片組的資料中會指出可以同時打開多少個頁的名額，這可以說是決定其記憶體性能的一個重要因素。
Intel 845晶片組MCH的資料：其中表明它可以支援24個頁面同時處于打開狀态
但是，可同時打開的頁數也是有限制的。從SDRAM的尋址原理講，同一L-Bank中不可能有兩個打開的行（S-AMP隻能為一行服務），這就限制了可同時打開的頁面總數。以SDRAM有4個L-Bank，北橋最多支援8個P-Bank為例，理論上最多隻能有32個頁面能同時處于打開的狀态。而如果隻有一個P-Bank，那麼就隻剩下4個頁面，因為有幾個L-Bank才能有同時打開幾個行而互不幹擾。Intel 845的MHC雖然可以支援24個打開的頁面，那也是指6個P-Bank的情況下（845MCH隻支援6個P-Bank）。可見845已經将同時打開頁數發揮到了極緻。
不過，同時打開頁數多了，也對存取政策提出了一定的要求。理論上，要盡量多地使用已打開的頁來保證最短的延遲周期，隻有在資料不存在（讀取時）或頁存滿了（寫入時）再考慮打開新的指定頁，這也就是變向的連續讀/寫。而打開新頁時就必須要關閉一個打開的頁，如果此時打開的頁面已是北橋所支援的最大值但還不到理論極限的話，就需要一個替換政策，一般都是用LRU算法來進行，這與VIA的交錯控制大同小異。
所謂的影響性能是并不是指SDRAM的帶寬，頻率與位寬固定後，帶寬也就不可更改了。但這是理想的情況，在記憶體的工作周期内，不可能總處于資料傳輸的狀态，因為要有指令、尋址等必要的過程。但這些操作占用的時間越短，記憶體工作的效率越高，性能也就越好。
非資料傳輸時間的主要組成部分就是各種延遲與潛伏期。通過上文的講述，大家應該很明顯看出有三個參數對記憶體的性能影響至關重要，它們是tRCD、CL和tRP。每條正規的記憶體模組都會在辨別上注明這三個參數值，可見它們對性能的敏感性。
以記憶體最主要的操作——讀取為例。tRCD決定了行尋址（有效）至列尋址（讀/寫指令）之間的間隔，CL決定了列尋址到資料進行真正被讀取所花費的時間，tRP則決定了相同L-Bank中不同工作行轉換的速度。現在可以想象一下讀取時可能遇到的幾種情況（分析寫入操作時不用考慮CL即可）：
1、要尋址的行與L-Bank是空閑的。也就是說該L-Bank的所有行是關閉的，此時可直接發送行有效指令，資料讀取前的總耗時為tRCD+CL，這種情況我們稱之為頁命中（PH，Page Hit）。
2、要尋址的行正好是前一個操作的工作行，也就是說要尋址的行已經處于選通有效狀态，此時可直接發送列尋址指令，資料讀取前的總耗時僅為CL，這就是所謂的背靠背（Back to Back）尋址，我們稱之為頁快速命中（PFH，Page Fast Hit）或頁直接命中（PDH，Page Direct Hit）。
3、要尋址的行所在的L-Bank中已經有一個行處于活動狀态（未關閉），這種現象就被稱作尋址沖突，此時就必須要進行預充電來關閉工作行，再對新行發送行有效指令。結果，總耗時就是tRP+tRCD+CL，這種情況我們稱之為頁錯失（PM，Page Miss）。
顯然，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。上述三種情況發生的機率各自簡稱為PHR——PH Rate、PFDR——PFH Rate、PMR——PM Rate。是以，系統設計人員（包括記憶體與北橋晶片）都盡量想提高PHR與PFHR，同時減少PMR，以達到提高記憶體工作效率的目的。
SDRAM的尋址知識及重要的參數：
在嵌入式行業中，經常會碰到有人問如果将開發闆上32M的SDRAM換成64M的SDRAM硬體需不需要改動。答案是：不需什麼改動。由于當時剛進入這個行業，對這個答案一直很迷惑，
闆上用的是現代的sdram晶片4M×16b×4Bank，即32MB，按理說應該有25根位址線，但晶片上隻提供了13根位址線，2根bank選擇線（BA0，BA1），兩個片選信号，這怎麼尋址啊？
今天碰巧又碰到這個問題，俗話說事不過三，心一橫，今天非把這個問題搞明白不可。功夫不負有心人，終于參考網上的一些SDRAM的資料把問題砌底搞明白了，現分享如下：
SDRAM的究竟是怎麼尋址的？
SDRAM的内部是一個存儲陣列，将資料“填”進去，你可以它想象成一張表格。和表格的檢索原理一樣，先指定一個行（Row），再指定一個列（Column），我們就可以準确地找到所需要的單元格，這就是記憶體晶片尋址的基本原理。對于記憶體，這個單元格可稱為存儲單元,那麼這個表格（存儲陣列）叫什麼呢？它就是邏輯Bank（Logical Bank，下文簡稱L-Bank）。
SDRAM内部L-Bank示意圖，這是一個8X8的陣列，B代表L-Bank位址編号，C代表列位址編号，R代表行位址編号。如果尋址指令是B1、R2、C6，就能确定位址是圖中紅格的位置
目前的記憶體晶片基本上都是4個L-Bank設計，也就是說一共有4個這樣的“表格”。尋址的流程也就是——先指定L-Bank位址，再指定行位址，然後指列位址最終的确尋址單元。
在實際工作中，L-Bank位址與相應的行位址是同時發出的，此時這個指令稱之為“行有效”或“行激活”（Row Active）。在此之後，将發送列位址尋址指令與具體的操作指令（是讀還是寫），這兩個指令也是同時發出的，是以一般都會以“讀/寫指令”來表示列尋址。根據相關的标準，從行有效到讀/寫指令發出之間的間隔被定義為tRCD，即RAS to CAS Delay（RAS至CAS延遲，RAS就是行位址選通脈沖，CAS就是列位址選通脈沖），大家也可以了解為行選通周期。tRCD是SDRAM的一個重要時序參數，可以通過主機闆BIOS經過北橋晶片進行調整。廣義的tRCD以時鐘周期（tCK，Clock Time）數為機關，比如tRCD=2，就代表延遲周期為兩個時鐘周期，具體到确切的時間，則要根據時鐘頻率而定，對于PC100 SDRAM（時鐘頻率等同于DDR-200），tRCD=2，代表20ns的延遲，對于PC133（時鐘頻率等于DDR-266）則為15ns。
圖中顯示的是tRCD=3
接下來，相關的列位址被選中之後，将會觸發資料傳輸，但從存儲單元中輸出到真正出現在記憶體晶片的 I/O 接口之間還需要一定的時間（資料觸發本身就有延遲，而且還需要進行信号放大），這段時間就是非常著名的 CL（CAS Latency，列位址脈沖選通潛伏期）。CL 的數值與 tRCD 一樣，以時鐘周期數表示。如 DDR-400，時鐘頻率為 200MHz，時鐘周期為 5ns，那麼 CL=2 就意味着 10ns 的潛伏期。不過 ，CL 隻是針對讀取操作，對于 SDRAM，寫入是沒有潛伏期的，對于 DDR SDRAM，寫入潛伏期在 0.75 至 1.25 個時針周期之間。
圖中标準CL=2，tAC是有關内部信号處理的周期，可以不用關心
目前記憶體的讀寫基本都是連續的，因為與CPU交換的資料量以一個Cache Line（即CPU内Cache的存儲機關）的容量為準，一般為64位元組。而現有的P-Bank位寬為8位元組，那麼就要一次連續傳輸8次，這就涉及到我們也經常能遇到的突發傳輸的概念。突發（Burst）是指在同一行中相鄰的存儲單元連續進行資料傳輸的方式，連續傳輸的周期數就是突發長度（Burst Lengths，簡稱BL）。
在進行突發傳輸時，隻要指定起始列位址與突發長度，記憶體就會依次地自動對後面相應數量的存儲單元進行讀/寫操作而不再需要控制器連續地提供列位址（SDRAM與DDR SDRAM的突發傳輸對列尋址的操作數量有所不同，在此不再細說）。這樣，除了第一筆資料的傳輸需要若幹個周期（主要是之前的延遲，一般的是tRCD+CL）外，其後每個資料隻需一個周期的即可獲得。
突發連續讀取模式：隻要指定起始列位址與突發長度，後續的尋址與資料的讀取自動進行，而隻要控制好兩段突發讀取指令的間隔周期（與BL相同）即可做到連續的突發傳輸。
在資料讀取完之後，為了騰出讀出放大器以供同一L-Bank内其他行的尋址并傳輸資料，記憶體晶片将進行預充電的操作來關閉目前工作行。還是以上面那個L-Bank示意圖為例。目前尋址的存儲單元是B1、R2、C6。如果接下來的尋址指令是B1、R2、C4，則不用預充電，因為讀出放大器正在為這一行服務。但如果位址指令是B1、R4、C4，由于是同一L-Bank的不同行，那麼就必須要先把R2關閉，才能對R4尋址。從開始關閉現有的工作行，到可以打開新的工作行之間的間隔就是tRP（Row Precharge command Period，行預充電有效周期），機關也是時鐘周期數。
本圖為一個完整的從行尋址到行關閉的時序圖，圖中所表示的tRCD=2、CL=2、tRP=2
執行個體分析：
有了以上知識後，就很容易了解了，現就以HY57V561620片子說明吧。
從晶片的資料手冊中可以得知：4M×16b×4Bank，即共32MB，提供了13根位址線(行位址線RA0-RA12，列位址線CA0-CA8行列位址線共用)，2根bank選擇線（BA0，BA1）。
2根bank選擇線（BA0，BA1）即可以選4個Bank，即我們可以分析其中一個Bank就可。
一個Bank是4Mx16bit,需23根位址線。按照上面尋址方式即：1個Bank的空間＝行位址能通路的空間 X列位址能通路的空間。
1個Bank的大小＝213 x 29= 222。
隻有22根，怎麼還差一根。J (呵呵)
這是因為晶片是以半字為一個存儲單元的。也就是一次兩個字，是以222 x 2=223.即可訪遍整個Bank.
本文詳細出處：http://www.52rd.com/blog/Detail_RD.Blog_hndeng06_11206.html
SDRAM的工作原理、控制時序、及相關控制器的配置方法一直是嵌入式系統學習、開發過程中的一個難點。掌握SDRAM的知識對硬體設計、編寫系統啟動代碼、提高系統存取效率、電源管理都有一定的意義。本文想通過：
1.SDRAM的工作原理。
2.HY57V561620 SDRAM介紹。
3.S3C2410和HY57V561620的接線方法。
4.S3C2410 SDRAM控制器的配置方法。
5.SDRAM控制時序分析
這5個方面來幫助初學者了解SDRAM。文章分為2篇，第1篇講解前3個知識點，第2篇講解後2個。
一、SDRAM的工作原理
SDRAM之是以成為DRARM就是因為它要不斷進行重新整理（Refresh）才能保留住資料，是以它是DRAM最重要的操作。
那麼要隔多長時間重複一次重新整理呢？目前公認的标準是，存儲體中電容的資料有效儲存期上限是64ms（毫秒，1/1000秒），也就是說每一行重新整理的循環周期是64ms。這樣重新整理速度就是：行數量/64ms。我們在看記憶體規格時，經常會看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的辨別，這裡的4096與8192就代表這個晶片中每個Bank的行數。重新整理指令一次對一行有效，發送間隔也是随總行數而變化，4096行時為15.625μs（微秒，1/1000毫秒），8192行時就為7.8125μs。HY57V561620為8192 refresh cycles / 64ms。
SDRAM是多Bank結構，例如在一個具有兩個Bank的SDRAM的模組中，其中一個Bank在進行預充電期間，另一個Bank卻馬上可以被讀取，這樣當進行一次讀取後，又馬上去讀取已經預充電Bank的資料時，就無需等待而是可以直接讀取了，這也就大大提高了存儲器的通路速度。
為了實作這個功能，SDRAM需要增加對多個Bank的管理，實作控制其中的Bank進行預充電。在一個具有2個以上Bank的SDRAM中，一般會多一根叫做BAn的引腳，用來實作在多個Bank之間的選擇。
SDRAM具有多種工作模式，内部操作是一個複雜的狀态機。SDRAM器件的引腳分為以下幾類。
（1）控制信号：包括片選、時鐘、時鐘使能、行列位址選擇、讀寫有效及資料有效。
（2）位址信号：時分複用引腳，根據行列位址選擇引腳，控制輸入的位址為行位址或列位址。。
（3）資料信号：雙向引腳，受資料有效控制。
SDRAM的所有操作都同步于時鐘。根據時鐘上升沿控制管腳和位址輸入的狀态，可以産生多種輸入指令。
模式寄存器設定指令。
激活指令。
預充指令。
讀指令。
寫指令。
帶預充的讀指令。
帶預充的寫指令。
自動重新整理指令。
自我重新整理指令。
突發停指令。
空操作指令。
根據輸入指令，SDRAM狀态在内部狀态間轉移。内部狀态包括模式寄存器設定狀态、激活狀态、預充狀态、寫狀态、讀狀态、預充讀狀态、預充寫狀态、自動重新整理狀态及自我重新整理狀态。
SDRAM支援的操作指令有初始化配置、預充電、行激活、讀操作、寫操作、自動重新整理、自重新整理等。所有的操作指令通過控制線CS#、RAS#、CAS#、WE#和位址線、體選位址BA輸入。
1、行激活
行激活指令選擇處于空閑狀态存儲體的任意一個行，使之進入準備讀/寫狀态。從體激活到允許輸入讀/寫指令的間隔時鐘節拍數取決于内部特征延時和時鐘頻率。HY57V561620内部有4個體，為了減少器件門數，4個體之間的部分電路是公用的，是以它們不能同時被激活，而且從一個體的激活過渡到另一個體的激活也必須保證有一定的時間間隔。
2、預充電
預充電指令用于對已激活的行進行預充電即結束活動狀态。預充電指令可以作用于單個體，也可以同時作用于所有體（通過所有體預充電指令）。對于猝發寫操作必須保證在寫入預充電指令前寫操作已經完成，并使用DQM禁止繼續寫入資料。預充電結束後回到空閑狀态，也可以再次被激活，此時也可以輸入進入低功耗、自動重新整理、自重新整理和模式設定等操作指令。
預充電中重寫的操作與重新整理操作一樣，隻不過預充電不是定期的，而隻是在讀操作以後執行的。因為讀取操作會破壞記憶體中的電荷。是以，記憶體不但要每64ms重新整理一次，而且每次讀操作之後還要重新整理一次。
3、自動預充電
如果在猝發讀或猝發寫指令中，A10/AP位置為“1”，在讀寫操作完成後自動附加一個預充電動作。操作行結束活動狀态，但在内部狀态機回到空閑态之前不能給器件發送新的操作指令。
4、猝發讀
猝發讀指令允許某個體中的一行被激活後，連續讀出若幹個資料。第一個資料在經過指定的CAS延時節拍後呈現在資料線上，以後每個時鐘節拍都會讀出一個新的資料。猝發讀操作可以被同體或不同體的新的猝發讀/寫指令或同一體的預充電指令及猝發停止指令中止。
5、猝發寫
猝發寫指令與猝發讀指令類似，允許某個體中的一行被激活後，連續寫入若幹個資料。第一個寫資料與猝發寫指令同時在資料線上給出，以後每個時鐘節拍給出一個新的資料，輸入緩沖在猝發資料量滿足要求後停止接受資料。猝發寫操作可以被猝發讀/寫指令或DQM資料輸入屏蔽指令和預充電指令或猝發停止指令中止。
6、自動重新整理
由于動态存儲器存儲單元存在漏電現象，為了保持每個存儲單中繼資料的正确性，HY57V561620必須保證在64ms内對所有的存儲單元重新整理一遍。一個自動重新整理周期隻能重新整理存儲單元的一個行，每次重新整理操作後内部重新整理位址計數器自動加“1”。隻有在所有體都空閑（因為4個體的對應行同時重新整理）并且未處于低功耗模式時才能啟動自動重新整理操作，重新整理操作執行期間隻能輸入空操作，重新整理操作執行完畢後所有體都進入空閑狀态。該器件可以每間隔7.8μs執行一次自動重新整理指令，也可以在64ms内的某個時間段對所有單元集中重新整理一遍。
7、自重新整理
自重新整理是動态存儲器的另一種重新整理方式，通常用于在低功耗模式下保持SDRAM的資料。在自重新整理方式下，SDRAM禁止所有的内部時鐘和輸入緩沖（CKE除外）。為了降低功耗，重新整理位址和重新整理時間全部由器件内部産生。一旦進入自重新整理方式隻有通過CKE變低才能激活，其他的任何輸入都将不起作用。給出退出自重新整理方式指令後必須保持一定節拍的空操作輸入，以保證器件完成從自重新整理方式的退出。如果在正常工作期間采用集中式自動重新整理方式，則在退出自重新整理模式後必須進行一遍（對于HY57V561620來說，8192個）集中的自動重新整理操作。
8、時鐘和時鐘屏蔽
時鐘信号是所有操作的同步信号，上升沿有效。時鐘屏蔽信号CKE決定是否把時鐘輸入施加到内部電路。在讀寫操作期間，CKE變低後的下一個節拍當機輸出狀态和猝發位址，直到CKE變高為止。在所有的體都處于空閑狀态時，CKE變低後的下一個節拍SDRAM進入低功耗模式并一直保持到CKE變高為止。
9、DQM操作
DQM用于屏蔽輸入輸出操作，對于輸出相當于開門信号，對于輸入禁止把總線上的資料寫入存儲單元。對讀操作DQM延遲2個時鐘周期開始起作用，對寫操作則是當拍有效。
HY57V561620指令表如下圖所示：
二、HY57V561620 SDRAM介紹
1、HY57V561620的結構
HY57V561620存儲容量為4M×4bank×16位（32M位元組），工作電壓為3.3V，常見封裝為54腳TSOP，相容LVTTL接口，支援自動重新整理（Auto-Refresh）和自重新整理（Self-Refresh），16位資料寬度。
HY57V561620引腳分布如圖2-1所示。
HY57V561620引腳信号描述
更具體的内容可參考HY57V561620的使用者手冊。
三、S3C2410和HY57V561620的接線方法
華清遠見教學用的S3C2410開發闆上使用的SDRAM的型号是HY57561620。規格是：
4Banks*4M*16Bit。采用兩片SDRAM組成32位64M的記憶體空間。
1、确定BA0、BA1的接線
在S3C2410的Table 5-2. SDRAM Bank Address Configuration給出了SDRAM接線的參考方法。
上表中各段含義及和我們平台的對應：
Bank Size: 每個Bank的大小 （HY57561620是4M*16=64MB）Bus Width: 總線寬度 （兩顆HY57561620，32位）
Base Component：個體容量 （256Mb）
Memory Configration：記憶體配置 (（4M*16*4banks）*2ea )
是以Bank Address對應A[25:24]，此處确定了HY57561620的BA0和BA1和S3C2410之間的接線。
2、确定其它接線
上圖是S3C2410手冊中給出的參考接線，通過這個圖可以确定HY57561620和S3C2410之間除BA0、BA1的所有其它接線。本例中，詳細的接線方法如“接線原理圖”小節。
3、接線原理圖
引腳描述如下：
nSRAS：SDRAM行位址選通信号
nSCAS：SDRAM列位址選通信号
nGCS6：SDRAM晶片選擇信号（選用Bank6作為sdram空間，也可以選擇Bank7）
nWBE[3:0]：SDRAM資料屏蔽信号
SCLK0[1]：SDRAM時鐘信号
SCKE：SDRAM時鐘允許信号
DATA[0:31]:32位資料信号
ADDR[2:14]:行列位址信号
ADDR[25:24]:bank選擇線
本文出處：http://blog.csdn.net/hongtao_liu/archive/2009/10/29/4741151.aspx
轉載于:https://www.cnblogs.com/danh/archive/2011/04/25/1995822.html