SIwave功能：
SIwave 通過導入 PCB 和封裝等複雜結構的互聯結構模型，使用電磁場仿真技術提取信号和電源的分布參數，得到信号插損、回損、遠端串擾（FEXT)、近端串擾（NEXT)、差分 S參數及共模抑制比等。再結合 Designer 等電路仿真器，可實作信号時序、反射、串擾及同步開關噪聲的仿真。
此外，SIwave 的諧振分析可以在設計初期，幫助設計師找到并抑制由于層疊和布局帶來的潛在電磁振蕩危險，利用與 Designer 電路仿真工具的雙向資料連接配接功能，加入實際信号的波形作為幹擾源，仿真 PCB 單闆或封裝的噪聲分布、近場和遠場輻射等名額，仿真和優化 PCB 和封裝的電磁相容性能。
除了仿真，SIwave 還具備版圖和電路編輯功能，通過改變層疊、平面形狀、走線，以及無源 RLC 器件值，仿真這些因素對于信号、電源完整性和電磁輻射的影響，進而優化設計性能。自帶的電源完整性優化工具 PL_Advisor 還可以在設計前規劃電源網絡去耦電容的選取和位置，在設計後進行電容成本、數量和性能的優化。
仿真前：
1.層疊，過孔、無源器件參數、地分類、網絡清理、S參數等設定
2.規則檢查：自動檢查、定位并修正一些開路、短路或交疊等錯誤，這個很重要~
電源完整性仿真：
電源完整性仿真流程梳理
1.諧振分析
（1）對電源配置設定網絡的電源/地平面進行預布局設計，包括疊層設計、闆材選取以及電源
地平面分割等，進而避免在關心的頻率範圍内出現整闆諧振問題。
（2）在不同的諧振模式下，觀察闆上的電壓分布，進而可以确定其諧振位置，在放置大
電流IC器件時需要盡量避免開這些位置。
2.掃頻分析
(1)電壓探測分析
在闆上待放 1C 位置處用一個電流源模拟 IC 的工作情況，并将若幹個電壓探針放置在闆上關心的位置，觀察其電壓頻率響應，根據峰值就可以看出哪些諧振頻率得到激勵。
(2)電壓分布分析
由電壓探測分析得到峰值響應頻率，在相應的頻點上檢視整闆電壓分布，進而确定闆上去耦電容的放置位置。
3. SYZ 參數分析
（１）計算 1C 待放位置端口的 Z 參數，進而得到該位置處所需的去耦電容參數，這決定了實際電容的實體尺寸。
（２）用内置的全波 SPICE 模型來分析去耦電容的寄生參數。
（３）從 AC 掃描中選擇合适的去耦電容，來滿足我們對電容值和寄生參數的要求。
（４）改變去耦電容在闆上的位置，比較不同放置所對應的回路寄生電感效應。
（５）由多端口網絡分析，可以得到轉移阻抗參數。
（６）進行 S 參數分析，可以得到信号的傳輸特性以及互相之間的耦合特性。
4.輸出全波 SPICE 模型以及噪聲、抖動和誤碼率分析
要對考慮 PDN 後的信号線進行時域分析。利用 Designer 對 SIwave 提取的 SPICE 模型在時域進行電源波動、開關噪聲等噪聲、抖動和誤碼率分析。
5. DC IR drop 分析
随着半導體工藝的提高，大規模內建電路的大電流、低電壓設計使得直流壓降加大，減小了交流噪聲容限,加大電源完整性設計難度;同時電流密度引起的電遷移會引起可靠性問題。是以要進行 DC IR drop 分析。（雖然 PI 問題是瞬态問題，但電源的 DC 分析是第一步） 對于DC分析，需要放置合理的電壓源與電流源，進而可從結果中直覺的觀察電流走向以及壓降。
可根據仿真流程導圖，一步一步的去設定完成仿真。 仿真的關鍵，在于對電路回路的了解以及所放置的電壓源與電流的合理性，對于去耦電容的選擇，則需要根據諧振頻率計算，進而選取有效濾波的容值。