一、分類
1.采用的半導體器件
雙極型內建電路（采用雙極型半導體器件）：速度快，負載能力強；功耗較大，結構複雜
TTL：速度快，邏輯電平擺幅大，抗幹擾能力強，負載能力強
ECL：速度特别快，平均傳輸延遲時間1ns下；制造技術複雜，功耗大，抗幹擾能力弱
IIL：結構簡單，功耗低，抗幹擾能力弱
MOS內建電路（采用金屬氧化物半導體場效應）：結構簡單，制造友善，內建度高，功耗低；速度稍慢
PMOS、NMOS、CMOS（P/NMOS可分為耗盡型、增強型）
2.內建規模：SSI/MSI/LSI/VLSI
3.設計方法和功能定義：
非使用者定制電路、全使用者定制電路、半使用者定制電路
二、半導體開關特性
1.二極管靜态開關特性
正向特性：外加電壓<門檻值電壓（VTH），截止狀态；外加電壓>門檻值電壓，導通狀态
反向特性：外加電壓<擊穿電壓（VBR），損壞；外加電壓<擊穿電壓（反向截止電壓VR），截止狀态
2.二極管動态開關特性
反向恢複時間=存儲時間+渡越時間（tre=ta+tt）
開通時間：非常短，可忽略
3.三極管靜态特性
4.三極管動态特性
開通時間=延遲時間+上升時間（tON=td+tr）
關閉時間=存儲時間+下降時間（tOFF=ts+tf）
三、邏輯門電路
1. 與門、或門、非門
2. TTL內建邏輯門：
典型TTL與非門：F=ABC
主要外部特性參數：
輸出高電平:與非門輸入至少有一個接低電平時的輸出電平
輸出低電平：與非門輸入全為高電平時的輸出電平
開門電平：確定與非門輸出為低電平時所允許的最小輸入高電平
關門電平：確定與非門輸出為高電平時所允許的最大輸入低電平
扇入系數：與非門所允許的輸入端數目
扇出系數：與非門輸出端所連接配接同類門的最大個數
灌電流負載工作：負載電流從外接電路流入與非門
拉電流負載工作：負載電流從與非門流入外接電路
輸入短路電流：與非門一個或多個輸入端接低電平，其他接高電平或懸空時流向低電平輸入端的電流
輸入漏電流：與非門一端接高電平，其他接低電平時流入高電平的電流
平均延遲時間：導通延遲時間與截止延遲時間的平均數
平均功耗：導通功耗與空載功耗的平均數
3.常用內建TTL門電路
非門、或非門、與或非門、異或門、與門、或門
4.兩種特殊門電路
集電極開路與非門（OC門）：兩個與非門的輸出端直接對接，實作“與”邏輯
三态輸出門（TS門）：EN=0時，高阻狀态；EN=1時，與非邏輯；
5.COMS內建邏輯門電路
靜态特性，栅極（G）、漏極（D）、源極（S）
CMOS內建邏輯門：
CMOS反相器、CMOS與非門、CMOS或非門、CMOS三态門、CMOS傳送門
6.正邏輯與負邏輯（互為反演式）
四、觸發器
觸發器有兩個互補的輸出端Q和Q；觸發器有兩個穩定狀态（“1”狀态，“0”狀态）
現态：輸入信号作用之前的狀态； 次态：輸入信号作用之後的狀态
1.基本R-S觸發器
（用與非門構成的基本R-S觸發器）當僅當低電平或負脈沖作用于輸入端時，才會翻轉
RS：11，狀态不變；10，置為1狀态；01，置為0狀态；00，不允許。
功能表、狀态表、狀态圖、次态方程、激勵表
（用或非門構成的基本R-S觸發器）
RS：00，狀态不變；01，置為1狀态；10，置為0狀态；11，不允許。
2.常用時鐘控制觸發器
鐘控R-S觸發器：Q（n+1）=S+R Q
CP=0時，封鎖，觸發器狀态保持不變；
CP=1時，RS：00，狀态不變；01，置為1狀态；10，置為0狀态；11，不允許。
鐘控D觸發器：Q（n+1）=D
CP=0時，封鎖，觸發器狀态保持不變；
CP=1時，D:1，置為1狀态；0，置為0狀态；
鐘控J-K觸發器：Q(n+1)=J Q + K Q
CP=0時，封鎖，狀态不變
CP=1時，JK：00，不變；01，置為0狀态；10，置為1狀态；11，翻轉；
鐘控T觸發器：Q(n+1) = T Q + T Q
CP=0時，封鎖，狀态不變；
CP=1時， T:0,不變；1，翻轉；
3.其他結構鐘控觸發器
主從鐘控觸發器
主從R_S觸發器：Q(n+1) = S + R Q R S = 0
主從J-K觸發器： Q(n+1) = J Q + K Q
維持-阻塞鐘控觸發器