目錄
1、時序弧
1.1、單元延時
1、電平轉換延時
2、邏輯門延時
2、建立、保持時間
2.1、建立時間
2.2、保持時間
3、時序路徑
4、時鐘域（CD）
5、操作條件
參考說明
前面幾篇講述了 Tcl 語言相關的學習内容，為STA的學習做了基礎性的準備。從本篇開始，就學習與STA相關的知識。
一起加油！
1、時序弧
時序弧用來描述，兩個節點延時資訊的參數。通常分為，連線延時和單元延時。
連線延時：單元輸出端口到扇出網絡負載的延時資訊。
單元延時：單元的内部延時，即單元的輸入端口到輸出端口的延時資訊。
如下圖所示：
1.1、單元延時
1、電平轉換延時
分為兩種，高電平到低電平的轉換時間 以及 低電平到高電平的轉換時間。都是以門檻值衡量，并非絕對的高低電平。
2、邏輯門延時
以反相器為例：
2、建立、保持時間
2.1、建立時間
概念：在觸發器的捕獲沿到來之前，資料必須提前保持穩定的持續時間，以保證觸發器可以順利安全的取到資料。
此參數可以用來限制資料路徑上的最大延時。
如果建立時間違規，很有可能導緻亞穩态。
2.2、保持時間
概念：在觸發器的捕獲沿到來之後資料必須保持穩定的持續時間。
此參數可以用來限制資料路徑的最小延時。
3、時序路徑
每個時序路徑都有一個起點和終點。
一般，起點是時序單元的時鐘引腳 或者設計的輸入端口；終點是時序單元的資料輸入引腳或者 設計的輸出端口。是以一共有四種時序路徑。
4、時鐘域（CD）
大多數數字電路都是”全局異步，局部同步“的時序，但是所有的靜态時序分析（STA）都是針對 的同步電路，是以針對異步的時序無法分析，此時就需要告訴時序分析器不要分析對應異步的時序路徑。（即 僞路徑限制）。
5、操作條件
由于半導體不同的工藝制成，不同的使用環境，對器件本身的延遲存在較大影響。是以在進行STA時一定要明确操作的環境和條件，主要包括，工藝制程（Process ）、電壓（Voltage ）、溫度（Temperature ）。
在指定上述的條件之後，單元延時和互連線的延時也就根據上述條件進行計算分析。
工藝制程的模型主要分為3種：slow、typical、fast。其中 slow 和 fast都是極端的條件，對于穩健的設計，PVT（Process Voltage Temperature）都要在極端環境下測試通過。
下圖是 PVT 對延時的影響：
注意 fast 制程對應的延時反而是較大。
一般在最大延時環境下，檢查建立時間；在最小延遲環境下檢查保持時間。
參考說明
【1】B站 邸老師學習視訊。