大緻翻譯論文：《SpaceCube v3.0 NASA Next-Generation High-Performance Processor for Science Application》
英語小白，自己學習，大神勿噴！
摘要
航空電子面臨許多重大的挑戰，在危險的環境中需要操作友善，需要滿足高性能的處理需求同時需要滿足尺寸、重量和功耗的限制。為了驅動将來空間處理系統的革命，闆級系統需要更靈活、低成本、穩定。為了給各種任務和器件提供一個穩定的解決方案，美國航天宇航局戈達德宇宙飛行中心的科學資料處理部門，首創了一種混合的處理方案，将商用器件和輻射加強方法結合，實作一種新的能夠發揮CPUs、DPSs和FPGA的最佳性能的架構。這種混合方法是通過SpaceCube系列處理器卡來實作的，SpaceCube家族的最新成員，SpaceCube v3.0，将作為未來任務的下一個進化步驟，允許設計和軟體的原型，并提供一個靈活、成熟的體系結構，該體系結構在釋出時也準備采用經過輻射加強的高性能航天計算(HPSC)晶片。本文介紹了SpaceCube v3.0 SpaceVPX Lite (VITA 78.1) 3U-220mm形狀因子處理器卡的設計方法、分析和性能。
1 引言
由于小型衛星社群的貢獻，獲得諸如地球觀測圖象等空間資源的機會迅速增加，如今，NASA面臨的挑戰是實作一個“平衡計劃”，管理不同貿易空間之間的需求和資金，比如;大小不同的任務、延申操作和新的任務、傳統方法和新方法。然而，即使有了這些困難的程式性決策，強調交叉技術，可以給所有主題和領域提供好處。航空電子技術是其中的交叉技術之一，是航空航天中關鍵的電子技術。在下一代科學和國防任務中，航天器、航空電子裝置和科學資料處理系統必須提供先進的處理能力，以支援各種計算密集型任務，包括快速處理來自傳感器的大容量資料（例如：雷達、高光譜相機），為自主行動的單個或星座航天器計算解決方案，并為實時/近實時資料産品生成和壓縮嵌入複雜的算法。
對科學的重大需求，最近在2018年國家科學院太空研究委員會地球觀測十年調查中得到了展現，這項調查強調新的平台應當支援新的傳感器實作更高的分辨率，更短的時間間隔，提高精度。“所有的這些關鍵要素時用于下載下傳和處理不斷增長的資料流的基礎架構” 下一代國防對機載計算的需求最近在Blackjack“Pit Boss”邊緣處理節點[5]的複雜程式目标中得到了證明。”Pit Boss”強調複雜的人工智能算法，激增的衛星星座可以自主地執行任務、收集資訊、處理、利用和傳播多傳感器資料到不同的全球位置。
在科學和國防方面，美國國家航空航天局(NASA)和美國空軍研究所(AFRL)共同認識到，提高航天飛行計算能力是太空任務的天然“技術倍增器”。 通過機構間的合作，AFRL和NASA對計算機架構進行了廣泛的研究，以滿足未來任務的飛行計算需求。如前所述，下一代任務将要求小型衛星提供更有能力的處了解決方案，同時也要滿足成本和可靠性的限制。這個考慮将在文獻[7]中較長的描述。但總而言之，空間系統必須應對各種挑戰，包括危險空間環境中的操作彈性，以及滿足應用程式性能需求，同時要滿足尺寸、重量和功率(交換)要求。是以，為了推動未來空間處理的革命，機載系統需要更靈活、更經濟、更健壯。
為了解決平台的局限性，開發了SpaceCube系列處理器卡，以便在功率、大小、可靠性、成本和資料處理能力(用于航天器、航空電子裝置和儀器處理)之間提供适當的系統平衡。SpaceCube v2.0(文獻[8])處理器系統較傳統的抗輻射(rad-hard)飛行處理器系統有顯著改進; 然而，新興科學任務的處理需求超過了它的能力。傳感器能力的增加加上資料下行限制将不斷推動這些任務需要更高的處理能力。這種對更多星載處理能力的渴望導緻了SpaceCube v3.0的發展，與其他飛行單闆計算機相比，它表現出10-100倍或更多的令人印象深刻的性能提升。SpaceCube v3.0處理器卡和盒級架構是一種靈活的、子產品化的、相容的解決方案，适用于不同大小的航天器。
本文介紹了SpaceCube v3.0 (SCv3.0)處理器卡的設計方法和主要特點。論文其餘部分的組織如下，在第二部分中，我們将介紹啟用程式的背景以及與SCv3.0開發相關的關鍵概念。第三部分描述了整個SpaceCube家族的設計方法；在第四部分，我們介紹了處理器卡的硬體架構設計。第五部分介紹了機械設計，在第六節中，我們描述了散熱方案。最後，第七部分是結束語和未來計劃。
2 背景
本節簡要介紹可用的計算性能，此外，SpaceCube相關的簡要描述，以及即将推出的HPSC處理器晶片[9]的概述，這是與SpaceCube的設計開發相輔相成的。航空計算性能就處理能力而言，傳統的抗輻射處理器通常比商用裝置落後幾代。一個空間級處理器的研究（文獻[10]）提供了不同裝置之間的性能對比，并強調了幾個最先進的抗輻射處理器和SpaceCube v2.0中特色的Virtex-5之間的性能差異。圖1展示了這些結果，并在理論上包括了SpaceCube v3.0中比較的新裝置的性能。圖1顯示的這些裝置的每秒千兆操作(GOPS)是對數級的，Xilinx裝置在SpaceCube系列的顯著的表現得比最先進的抗輻射處理器要好得多。
圖1：空間裝置每秒千兆操作的對數尺度比較
UltraScale和MPSoC是基于[10]現有資料的估計，新的名額正在進行中，但目前還沒有。高性能航天計算(HPSC)由于需要一種比BAE RAD750具有更高的計算性能和功率效率的新型抗輻射航天飛行計算系統，AFRL和NASA早在2013年4月就建立了聯合合作關系。這一合作夥伴共同釋出了一份名為《下一代空間處理器(NGSP)分析程式》的廣泛的機構公告(BAA)，該公告将征集承包商和供應商為高性能航天計算(HPSC)項目[6]提出一種用于多核飛行的、抗輻射的通用計算機的架構設計。自制定以來，HPSC項目合同被授予波音公司，在2021年4月提供這些抗輻射的多核計算處理器或晶片。SpaceCube家族的最新成員，SpaceCube v3.0将作為即将到來的任務的下一個進化步驟，允許設計和軟體的原型，并提供一個靈活和成熟的體系結構，準備在HPSC釋出時采用它。這項工作是互補的，因為SCv3.0處理器卡中包含的MPSoC(多處理器系統上的晶片)以四核ARM Cortex-A53為核心，他将會提供和HPSC相似的計算性能，但是時針對于那些短期内需要更多性能或者需要更低成本的任務。
2.1 SpaceCube 傳統
SpaceCube是NASA戈達德太空飛行中心(GSFC)開發的基于現場可程式設計門陣列(FPGA)的機載科學資料處理系統。SpaceCube項目的目标是在降低相對功耗和成本的同時，大幅提高機載計算能力。SpaceCube的概念始于2006年，最初由内部研發(IRAD)項目資助。通過一些原型示範和提案努力，SpaceCube計劃是得到了學技術辦公室資助，為各種應用開發處理器提供解決方案。到目前為止，不同版本的SpaceCube已經在許多成功的任務中飛行，包括HST-SM4、SMART、MISSE-7/8、STP-H4/H5、RRM3，以及最近的STP-H6/CIB和NavCube (STP-H6/XCOM)。最初從2006年到2009年開發的SpaceCube版本被稱為SpaceCube v1.0（文獻[11]。從那時起，SpaceCube的設計經曆了更多的疊代開發和部署。SpaceCube v2.0（文獻[8]）已經商業化，可以作為一種現成的太空解決方案從Genesis工程解決方案購買，稱為GEN6000，SpaceCube v2.0也适用于文獻[12]中描述的其他應用和任務。最後，SpaceCube v2.0的立方體衛星形狀因子版本被開發出來，命名為SpaceCube v2.0 Mini，它在STP-H5上飛行，并在[13]中較長的描述。
3 SpaceCube方法
為了給各種任務和器件提供一個穩定的解決方案，美國航天宇航局戈達德宇宙飛行中心的科學資料處理部門，首創了一種混合的處理方案，将商用器件和輻射加強方法結合，實作一種新的能夠發揮CPUs、DPSs和FPGA的最佳性能的架構。這種混合方法是通過SpaceCube資料處理器家族實作的，如前所述，該家族已經有了很長的傳承。除了混合架構設計外，SpaceCube方法還包含了在卡片和盒子設計級别上的可靠性和可配置性的幾個設計原則。
3.1 可靠的監控
SpaceCube強調與Xilinx裝置最大的相容性；然而，自從這些器件越來越容易受輻射的影響，SpaceCube整合了一個更強的抗輻射裝置作為螢幕。SpaceCube v1.0和SpaceCube v2.0采用了Cobham Aeroflex UT6325抗輻射FPGA，而SpaceCube v3.0則使用了Microsemi - RTAX FPGA。這些可靠的監控器充當Xilinx配置的健康螢幕，可以從記憶體中觸發復原或重新配置。為了減輕配置單事件擾動(SEUs)，螢幕或Xilinx FPGAs本身可以執行配置監視和擦除。根據螢幕的配置，刷洗以可程式設計的速率(盲刷洗)或在檢測到錯誤(回讀)時發生。該體系結構提供了一種可靠的外部控制Xilinx配置資料的方法。
3.2 品質部分選擇
正如美國國家航空航天局的小型衛星可靠性倡議[14]所指出的，将商用部件納入飛行航空電子系統對設計者來說可能是一個挑戰，因為雖然商用和汽車級（強于工業級）部件的使用降低了成本，但許多現成的商用部件可能沒有任何篩查或輻射測試的傳統。由于新闆級設計師和供應商的增加, 這需要滿足小型衛星空間生态系統中不斷增長的需求, 許多商業上可用的設計是在沒有考慮輻射或部件可靠性的情況下開發的, 經進一步分析，這可能不适用于高價值科學任務。航天飛機的方法首先是在可行的地方選擇符合美國宇航局标準的飛行部件。然而，當需要更新的部件或元件來推動前沿開發時，就會包括它們，通過嚴格的内部NASA GSFC部件控制闆進行篩選和選擇，降低确定和設計系統的風險。部件控制委員會的專家協助航天飛機開發小組進行部件鑒定程式，并根據任務需要進行選擇性輻射測試。
3.3 子產品化
最初的SpaceCube v1.0設計基于自定義堆疊連接配接器架構。雖然有一些優勢，SpaceCube v1.0中使用的自定義疊加連接配接器方法引入了更多的信号不連續，影響信号的完整性，：而且卡之間隻支援較少的點對點連接配接，因為所有在卡片之間路由的大頭針必須包含在單個連接配接器的大頭針計數中。SpaceCube v2.0設計聚合在支援行業标準背闆風格的接口上，與其他系統和商業設計提供更多相容性，背闆設計可以很容易地擴充到其他額外的卡，并且不像原來的SpaceCube v1.0堆疊架構，卡可以很容易地進出系統。
3.4 Xilinx裝置及智能系統設計
SpaceCube的關鍵基礎時可重構的Xilinx的FPGA，SpaceCube方法的原理是使用最新的耐輻射(即易受輻射引起的故障影響，但不受輻射引起的破壞性故障影響)處理元素，以獲得它們在性能、交換和可購性方面的優勢。然後，為了解決可靠性和輻射方面的問題，接受這些裝置将會出現的故障，并通過系統設計政策來減輕其後果。生成的平台本質上是可重構的，為應用程式設計人員提供了一個靈活的系統，支援快速開發并可用于多個任務。這種可重新配置的能力允許SpaceCube改變其功能，并支援不同任務階段的不同角色。
3.5 自定義任務特定的IO卡支援
SpaceCube箱式處理系統通常支援由電源卡、處理器卡和帶有附加卡槽的背闆組成的基本，配置。為了避免昂貴的一次性航空電子系統，SpaceCube方法重用了基礎系統的硬體架構，并整合了一個任務唯一的IO接口卡。SpaceCube是可重構的，是以硬體設計通過重新配置處理器卡上的底層可程式設計元件，使其與應用獨特的IO卡相連接配接，以适應新的系統需求。在[12]中描述了用于SpaceCube v2.0系統的這種方法的示例。
4 硬體體系結構
SCv3.0的設計獨特地引入了高容量FPGA、高性能SoC(系統晶片)和可靠的FPGA監控器的組合。本節介紹SCv3.0處理器卡的體系結構和關鍵特性。
4.1 高層次設計
SpaceCube v3.0是SpaceVPX Lite (VITA 78.1) [15] 3U-220mm外形因素卡，具有兩項核心技術，将Xilinx Kintex UltraScale (20nm FPGA)與Xilinx Zynq MPSoC(四核64位ARM Cortex-A53、雙核Cortex-R5、16nm FinFET+ FPGA)相結合，提供強大的固定邏輯處理器和大量可重構邏輯FPGA資源。Kintex UltraScale FPGA和Zynq MPSoC是可在飛行中重新配置的，允許極端的适應性，以滿足動态任務目标，而抗輻射監控器提供可靠的操作和監控。主要元件的進階框圖如圖2所示
圖2：SpaceCube v3.0處理器卡高層框圖
SCv3.0的體系結構在将算法移植和映射到設計上是通用的，因為它們既可以受益于Kintex超尺度FPGA的可重構結構，也可以受益于Zynq MPSoC中的高性能ARM處理器。如在文獻[16]所示，混合架構有利于算法加速，因為算法的順序流或控制流部分可以在四核處理器上快速有效地實作，而其他面向資料流的算法是高度并行的，或由計算量很大的疊代操作組成，可以在Kintex UltraScale和Zynq MPSoC的FPGA結構中加速。與SpaceCube v2.0 (IBM PowerPC440)中的嵌入式處理器相比，Zynq MPSoC多核處理器(ARM Cortex-A53)提供了巨大的速度提升。核心基準是由由嵌入式微處理器基準測試協會開發的性能測試基準，旨在取代過時的Dhrystone基準。表1顯示SpaceCube處理器使用的處理器架構的CoreMark分數，并進一步強調從SpaceCube v2.0到SpaceCube v3.0的顯著計算裕度增長。此外，與Virtex-5 FPGA相比，Kintex UltraScale FPGA裝置在性能和FPGA資源方面都有了顯著的提升。表2顯示可用于整個SpaceCube處理器代的FPGA邏輯資源的比較
SCv3.0處理器卡具有一個擴充卡選項/插件子產品連接配接器，允許緊密耦合的、任務唯一的卡被開發并直接連接配接到處理器卡，如果任務無法支援航空電子裝置盒的配置，該功能允許任務開發人員根據需要擴充系統，而不必提供或開發單獨的I/O卡。這個擴充卡接口利用了VITA 57.4 FPGA夾層卡Plus (FMC+)[17]行業标準，該标準為測試和開發提供了靈活性，現有的商用卡已經符合該标準。FMC+與标準FMC保持向後相容性，然而，它也突破了大量的千兆收發(MGT)接口，這些接口使用JESD204B标準，可以與多個千兆樣本ADC/DACs連接配接。這些ADC/DACs對于實作雷射雷達、雷達、通信和其他應用程式至關重要。然而，SpaceCube v3.0擴充卡并不局限于FMC+尺寸，如果需要，還可以接受更大的擴充卡。合并的任務擴充卡允許SCv3.0處理器卡作為一個強大的儀器處理器來完成許多角色，是以ADC轉換器、DAC轉換器、千兆以太網、1553、額外的協處理器等等都可以直接連接配接到該卡上。
對于記憶體存儲資源，這三個fpga都有一個用于非易失性存儲的附加閃存。與防輻射螢幕(RHM)相連的NAND閃存存儲配置檔案，使防輻射螢幕能夠配置和清除Kintex UltraScale FPGA。每個連接配接到Kintex UltraScale FPGA和MPSoC的NAND閃存存儲軟體應用程式、FPGA配置檔案和其他應用程式資料。然而，Kintex UltraScale NAND閃存的設計目的是優化寫吞吐量，由于使用者可以将傳感器和高通量儀器內建到該裝置。Kintex UltraScale FPGA和Zynq MPSoC都附加了DDR3 (x72位寬，533 MHz) SDRAM易失性存儲器，為高性能處理提供了重要的帶寬。Kintex UltraScale附有兩個DDR3，Zynq MPSoc的ARM側附有一個DDR3，所選的存儲器有一個額外的位元組來支援EDAC(錯誤檢測和校正)，以緩解空間操作的輻射。這些記憶體可以用于作業系統存儲，還可以通過緩沖圖像、儀器資料和中間産品來支援實時應用程式資料處理。Xilinx FPGAs是低成本、耐輻射的元件; 然而，剩下的系統是用美國國家航空航天局合格的飛行部件設計的。然而，剩下的系統是用美國國家航空航天局合格的飛行部件設計的。如第3節所述，為了監視Xilinx裝置，體系結構包括一個抗輻射微半RTAX FPGA來減輕整個系統的輻射影響。抗輻射監控器通過多種方法提供輻射環緩解和系統監控。螢幕可以配置Kintex UltraScale FPGA多達64個獨特的配置檔案和擦洗配置記憶體，以糾正任何錯誤。這些配置檔案也可以通過地面指令更新到螢幕。它還使用錯誤檢測和備援副本來減輕存儲在外部非易失性記憶體中的Xilinx配置檔案的輻射擾動。：此外，它還使用看門狗計時器監視Zynq MPSoC處理器、Kintex UltraScale FPGA和擴充卡上的任何協處理器的健康狀況。
該系統經過精心設計，使抗輻射監控器先通電，然後控制衆多的Xilinx FPGA電壓軌的電源順序。：此外，RHM監控闆上的每個電壓軌和關鍵電力軌上的電流，以幫助故障檢測。這使得Xilinx FPGAs可以在本地進行電力循環，以清除任何輻射引起的故障。由于這一功能，即使在Xilinx FPGAs處于無電源狀态時，防輻射螢幕也可以響應地面指令，并且不需要對整個卡進行電源循環。防輻射監控器也有一個空間線(SPW)路由器，它通過背闆和前面闆連接配接器從外部連接配接，并連接配接到Kintex UltraScale和Zynq MPSoC。該功能允許航天器直接與防輻射監控器和Xilinx FPGAs通過相同的接口進行通信。
SpaceCube v3.0在管理數量、路由和太空飛行性能方面有着顯著的表現。無論是Kintex UltraScale FPGA還是Zynq MPSoC，都有幾十個千兆收發器（MGT）在Zynq MPSoC、Kintex UltraScale FPGA、背闆連接配接器和擴充卡連接配接器之間互相連接配接。這些收發器允許在短時間内交換大量資料，同時最小化用于路由資源的印刷電路闆(PCB)區域。由于輻射效應的緩解需要Zynq MPSoC，SCv3.0處理器卡的預期系統架構部署是将高速傳感器或儀器接口內建到Kintex UltraScale，在通過這個高帶寬(8x MGT通道)接口将資料傳輸到Zynq之前，它将執行重要的預處理，以便進行更高階的處理或附加的流水線算法階段。此外，SCv3.0處理器卡還包括一項創新技術，允許MGT差分對可選路由到不同的目的地。
VPX背闆連接配接器為高密度連接配接器，提供3.3V、5V、+/-12V電源軌，背闆連接配接器I/O包括千兆收發接口、LVDS和GPIO。VPX連接配接器允許比典型的飛行連接配接器更快的信号速率。最後，SpaceCube v3.0處理器卡還具有一個37針的Nano連接配接器、一個21針的Nano連接配接器和一個提供調試和飛行互連的85針的Nano連接配接器。圖3中顯示了主互連的進階視圖
4.2 HPSC內建
如第二部分所述，由GSFC、AFRL和JPL聯合開發的HPSC rad-hard-by-design manycore處理器是SpaceCube v3.0處理器卡的一個變體，在設計中取代Zynq MPSoC。為了更直接地內建HPSC和SpaceCube v3.0，當chiplets可用時，一個計劃在擴充槽中的FMC+卡将被開發出來，如圖2所示。
4.3 器件選擇
如前所述，SCv3.0處理器卡具有兩個複雜的Xilinx裝置，即Kintex UltraScale和Zynq MPSoC。根據SpaceCubeX項目[18]的結果，SpaceCube團隊在最終确定這些裝置的選擇之前進行了一次徹底的設計交易。之是以選擇Kintex UltraScale，主要是因為Xilinx緻力于将其設計的第一個20nm FPGA産品用于空間應用，該産品使用XQRKU60器件。這一決定與[19]和[20]對該裝置的幾次輻射測試提供的令人信服的結果相一緻，對于第二個裝置，之是以選擇Zynq MPSoC，是因為Xilinx最初建議将ZU19EG作為[21]中的空間級裝置進行支援，然而，[22]、[23]等輻射測試報告顯示該裝置存在單事件閉鎖，進一步的細節不能透露;有人提出了一些緩解方案，其中一些已經被納入到設計中，以允許MPSoC能夠在某些用例中進行空間操作。此外，從NASA的戰略角度來看，圍繞ARM Cortex-A53進行設計的經驗教訓将有益于未來的HPSC。
5 結構設計
機械設計是使高性能處理系統能夠在空間環境中運作的系統設計的一個關鍵方面。SpaceCube系統使用先進的裝置并施加網格陣列密度，這在為航天應用獲得合适的機械和包裝設計的過程中提出了各種挑戰。卡子產品(圖4)安裝到插件式底盤上，可容納220mm長的卡，符合space VPX标準中的大多數準則。卡子產品配備了堅固的，固定的硬體安裝在前面闆。所述專用硬體提供了插入和提取底盤元件的雙重功能。該設計适應了幾個卡保持器的使用:那些直接安裝到子產品(卡閥或楔形鎖)和那些直接安裝到底盤，如楔形保持器)。卡的螺距是可配置的，根據應用需要的夾層卡在子產品的次要方面，并根據電子器件的功耗。沒有夾層的基線設計符合SpaceVPX Lite标準中主要側固定器的1.2英寸間距選項。較高的耗散選項，包括夾層卡有1.5英寸的間距。
機械架構和前面闆結構使SpaceCube v3.0符合行業領先的MIL-STD規範和NASA指南，包括GSFC-STD-7000，用于正弦振動、随機振動、準靜态、沖擊、熱真空和熱循環。分析成功地驗證了該子產品能夠通過14.1 GRMS 3-sigma和50g，該架構采用緊固結構制成的耐用數控加工6061-T6鋁。所有的緊固件都是不鏽鋼的，所有的螺紋孔都有自鎖，不鏽鋼插入物能夠承受劇烈的振動、沖擊和多次插入/提取循環。該設計采用多種熱設計方案來散熱。
6 散熱設計
這種傳導冷卻，電子封裝裝配設計提供了一個可靠的和輕量級的處理器系統，以滿足嚴格的重量要求，并在惡劣，崎岖和有限的環境中執行在太空，軍事和航空應用。為了達到工藝性能、PWB布局IPC-6012DS 3/A級要求、高密度PWB上元件的裝配和環境性能目标之間的最佳平衡，進行了多項熱、結構和熱機械分析和貿易研究。主要的驅動程式是熱設計實作。多功能加勁肋架構是解決熱、結構設計問題的機構。：與其它熱設計特性一起，它作為一種有效的無源熱設計解決方案和從PWB到卡扣的主要熱通道。對于典型的用例，SCv3.0處理器卡的功耗範圍為22.6到45.8 W，根據50W最壞情況設計的分析表明，使用熱設計解決方案可以使所有組裝的元件滿足額定結溫。假設卡子產品安裝在标準的鋁電子機箱中，隻控制55C的底座，則進行分析，如圖5所示。
7 本文小結
SpaceCube v3.0處理器卡是太空飛行計算能力的進化進步，這種新穎的設計內建了兩個複雜的、高性能的Xilinx裝置和一個抗輻射螢幕，以提供卓越的性能和可靠性。本設計遵循SpaceCube設計方法，充分利用了SpaceCube v2.0的多年開發經驗。是以，這種新的處理器卡将為科學和國防任務中的下一代需求提供一個處了解決方案。最後，經驗教訓和設計實作經驗可以用于在未來的設計疊代中合并HPSC片段，或者作為一個獨立的擴充卡。
8 未來規劃
SpaceCube v3.0處理器卡原型将于2019年10月面世。此外，這個設計已經被用于構SpaceCube v3.0迷你處理器卡，它将SCv3.0功能的一個子集轉移到一個1U立方體的形狀因子卡上。