在 USB2.0 設計中，USB 差分 D＋/ D- 工作于 480Mbps的高速模式，系統時鐘可工作于 12 MHz、48 MHz 及 60 MHz，在硬體設計中屬于高速設計部分，有許多方面需要特别注意，因為USB電纜容易形成單極天線，必須防止RF電流耦合到線纜上。
當設計一個USB 電路闆時，需要重點關注：
- D+/D-:高速差分信号，容易受到外界噪聲的幹擾，影響信号的傳輸品質。
- 供電信号VBUS：供電信号引腳上的電源紋波會對資料傳輸信号産生很大的幹擾，是以必須經過濾波。而且接地信号也要經過濾波，減少幹擾。對于大電流負載也要注意電壓跌落。
PCB Layout注意
- D+/D-等長控制:當工作在高速模式或者USB3.0速率時,需要保證D+/D-等長布線。D+和D–走線的長度差異不應超過50 mil（1.25 mm），進而可以避免信号時滞并防止對交變電壓産生影響
- D+和D–走線的長度要小于3 英寸（75 mm）。推薦兩條走線長度不大于1 英寸
- 布線中，應将直角進行兩次45°的彎曲或變成圓角（而不是90°的直角彎曲）
- 阻抗控制：D+/D-差分布線,阻抗控制90Ω±10%
- No Stub(無支點):當增加測試點或一些器件時,盡量保證差分信号無支點,如下示意:
- 完整參考平面:D+/D-阻抗實作需要完整參考平面,不能出現分裂參考平面。如果不得以出現分離參考平面，需要連接配接跨接電容，如下示意：
原理設計
現在晶片內建度很高，USB_Host外圍設計比較簡單,如下示意:
- USB控制器信号:USB_PWR,DP,DM,USB_OC，USB_VBUS
- 限流器件:RT9702,USB2.0規範負載從VBUS最高索取500mA電流,超過500mA會關斷
- 靜電保護:SRV05 防止靜電把連接配接器信号打壞,靠近USB接口放置
- 磁珠L1/L2:消除電源信号上的高頻噪聲，增強抗抖動性能。磁珠的電阻值介于47ohm至1000ohm之間（100MHz信号頻率時）,靠近連接配接器放置
- R157/R158:比對電阻,防止信号過沖,阻值一般在10Ω-33Ω之間，靠近USB控制器放置
- CP1:大電容保證插拔瞬間或大數量資料傳輸時導緻VBUS電壓跌亂過大,靠近USB接口放置