4.2 組合邏輯電路的分析方法和設計方法
分析一個給定的邏輯電路，就是要通過分析找出電路的邏輯功能來。
4.2.2 組合邏輯電路的設計方法
一、邏輯抽象
分析因果關系，确定輸入/輸出變量
定義邏輯狀态的含意（指派）
列出真值表
二、寫出函數式
三、標明器件類型
四、根據所選器件：對邏輯式化簡（用門）
變換（用MSI）
或進行相應的描述（PLD）
五、畫出邏輯電路圖，或下載下傳到PLD
六、工藝設計設計舉例：設計一個監視交通信号燈狀态的邏輯電路
設計舉例：
4.3 若幹常用組合邏輯電路
4.3.1 編碼器
編碼：将輸入的每個高/低電平信号變成一個對應的二進制代碼
普通編碼器
優先編碼器
三、用譯碼器設計組合邏輯電路
4.3.4 加法器
一、1位加法器
- 半加器，不考慮來自低位的進位，将兩個1位的二進制數相加
-
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 -
數電複習、組合邏輯電路-08-13 - 4.4 組合邏輯電路中的競争-冒險現
.4.1 競争-冒險現象及成因
一、什麼是“競争”
兩個輸入“同時向相反的邏輯電平變化”，稱存在“競争”
4.4.2 * 略
4.4.3 消除競争-冒險現象的方法
一、接入濾波電容
尖峰脈沖很窄，用很小的電容就可将尖峰削弱到 VTH 以下。
二、引入選通脈沖
取選通脈沖作用時間，在電路達到穩定之後，P的高電平期的輸出信号不會出現尖峰。