1 Synopsys 系列工具包含
1）Library Compiler
2）Design Compiler和Design Vision
3）Physical Compiler
4）PrimeTime
5）DFT Compiler
6）Formality 2 Library Compiler
任何ASIC設計的核心都包含一組邏輯單元的工藝庫，庫可以包含每個單元的功能描述、時序、面積及其他相關資訊。在轉換為可被Synopsys應用程式使用的格式前，Library Compiler（LC）會分析文本資訊的完整性與正确性。
可以在指令行輸入lc_shell啟動，LC的功能在dc_shell中也可以使用。
$ lc_shell
Library Compiler (TM)
DesignWare Developer (TM)
Version D-2010.03 for linux -- Feb 22, 2010
Copyright (c) 1988-2009 by Synopsys, Inc.
ALL RIGHTS RESERVED
This software and the associated documentation are confidential and
proprietary to Synopsys, Inc. Your use or disclosure of this software
is subject to the terms and conditions of a written license agreement
between you, or your company, and Synopsys, Inc.
The above trademark notice does not imply that you are licensed to use
all of the listed products. You are licensed to use only those products
for which you have lawfully obtained a valid license key.
Initializing...
Settings:
search_path: . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library: * sc_max.db
target_library: sc_max.db
symbol_library: sc.sdb
I am ready ... 3 Design Compiler和Design Vision
Synopsys Design Compiler（DC）和Design Vision（DV）構成一套功能強大的邏輯綜合工具，根據設計規範和時序限制，提供最佳的門極綜合網表。除了高層次綜合能力，還包含一個靜态時序分析引擎，提供FPGA綜合和links-to-layout（LTL)解決方案。
可以在指令行輸入dc_shell進入DC，也可以輸入design_vision進入DV，DV是DC的圖形化版本，也可以使用指令dc -gui進入。
$design_vision
DC Professional (TM)
DC Expert (TM)
DC Ultra (TM)
FloorPlan Manager (TM)
HDL Compiler (TM)
VHDL Compiler (TM)
Library Compiler (TM)
DesignWare Developer (TM)
DFT Compiler (TM)
BSD Compiler
Power Compiler (TM)
Version D-2010.03 for linux -- Feb 22, 2010
Copyright (c) 1988-2009 by Synopsys, Inc.
ALL RIGHTS RESERVED
This software and the associated documentation are confidential and
proprietary to Synopsys, Inc. Your use or disclosure of this software
is subject to the terms and conditions of a written license agreement
between you, or your company, and Synopsys, Inc.
The above trademark notice does not imply that you are licensed to use
all of the listed products. You are licensed to use only those products
for which you have lawfully obtained a valid license key.
Initializing...
Settings:
search_path: . /Tools/dc/libraries/syn /Tools/dc/dw/syn_ver /Tools/dc/dw/sim_ver ../ref/db ./scripts ./rtl ./mapped ./unmapped
link_library: * sc_max.db
target_library: sc_max.db
symbol_library: sc.sdb
I am ready ... 
4 Physical Compiler
Physical Compiler（PhyC）是DC的一個超集。除了包含DC全部的綜合和優化功能，還提供了根據設計的時序和/或面積限制同時優化放置單元的能力。
5 PrimeTime
PrimeTime（PT）是Synopsys的簽約級、全晶片、門級靜态時序分析工具。它是一個獨立運作的工具，可以通過指令行輸入pt_shell進入。
PrimeTime（PT）是Synopsys的sign-off quality的靜态時序分析工具。PrimeTime可以內建于邏輯綜合和實體綜合的流程，讓設計者分析并解決複雜的時序問題，并提高時序收斂的速度。
6 DFT Compiler
DFT Compiler（DFTC）是包含在DC全套工具中的測試插入工具，用于向設計中插入DFT特征，如掃描插入和邊界掃描，可以直接在dc_shell中調用所有指令。
6.1. 關鍵性功能
DFT Compiler及DFTMAX 工具提供以下功能:
· 一步到位的測試綜合，即一次性完成所有掃描單元的連接配接。
· 綜合流程中RTL級和門級代碼的DFT設計規則檢查
· 快速的掃描綜合
· DFTMAX 掃描壓縮
· 分層次的掃描綜合(标準掃描和壓縮掃描)
· 測試點插入(Test point insertion)
· 自動修複DFT違例(AutoFix)
· 基于位置的掃描排序
· 基于時序的掃描排序
6.2. 關鍵性優勢
DFT Compiler可使你快速精确地計算可測性并在設計周期早期解決任何測試問題。RTL測試設計規則檢查可幫你寫出在one-pass測試綜合環境中易于綜合的RTL代碼。DC環境中測試的整合可保證可預測的時序收斂并實作掃描設計的實體優化。
下面簡單列一下DFT Compiler的優勢:
· 在綜合流程中提供透明的DFT實作
· 在設計周期早期計算RTL代碼的可測性
· 在設計周期後端删除不可測性
· 實作的可測的時序、功率、及測試同時發生的信号完整性收斂
7 Formality
Formality是Synopsys的形式驗證工具，是一種邏輯等價檢測工具，以檢查設計的RTL和門級網表描述是否代表相同的設計。是否DC将部分邏輯消除了。
版權歸原作者所有，如有侵權，請聯系删除。
‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ END ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧
更多精彩推薦，請關注我們