作為電子工程師，必然在PCB設計中遇到各種各樣的問題，本文提出常見的幾種問題供工程師們參考。你遇到過這種問題嗎？
Ⅰ. 焊盤的重疊 焊盤(除表面貼焊盤外)的重疊，意味孔的重疊，在鑽孔工序會因為在一處多次鑽孔導緻斷鑽頭，導緻孔的損傷。 多層闆中兩個孔重疊，如一個孔位為隔離盤，另一孔位為連接配接盤(花焊盤)，這樣繪出底片後表現為隔離盤，造成的報廢。 Ⅱ. 圖形層的濫用 在一些圖形層上做了一些無用的連線，本來是四層闆卻設計了五層以上的線路，使之造成誤解。 設計時圖省事，以Protel軟體為例對各層都有的線用Board層去畫，又用Board層去劃标注線，這樣在進行光繪資料時，因為未選Board層，漏掉連線而斷路，或者會因為選擇Board層的标注線而短路，是以設計時保持圖形層的完整和清晰。 違反正常性設計，如元件面設計在Bottom層，焊接面設計在Top，造成不便。 Ⅲ. 字元的亂放 字元蓋焊盤SMD焊片，給印制闆的通斷測試及元件的焊接帶來不便。 字元設計的太小，造成絲網印刷的困難，太大會使字元互相重疊，難以分辨。 Ⅳ. 單面焊盤孔徑的設定 單面焊盤一般不鑽孔，若鑽孔需标注，其孔徑應設計為零。如果設計了數值，這樣在産生鑽孔資料時，此位置就出現了孔的座标，而出現問題。 單面焊盤如鑽孔應特殊标注。 Ⅴ. 用填充塊畫焊盤 用填充塊畫焊盤在設計線路時能夠通過DRC檢查，但對于加工是不行的，是以類焊盤不能直接生成阻焊資料，在上阻焊劑時，該填充塊區域将被阻焊劑覆寫，導緻器件焊裝困難。 Ⅵ. 電地層又是花焊盤又是連線 因為設計成花焊盤方式的電源，地層與實際印制闆上的圖像是相反的，所有的連線都是隔離線，這一點設計者應非常清楚。這裡順便說一下，畫幾組電源或幾種地的隔離線時應小心，不能留下缺口，使兩組電源短路，也不能造成該連接配接的區域封鎖(使一組電源被分開)。 Ⅶ. 加工層次定義不明确 單面闆設計在TOP層，如不加說明正反做，也許制出來的闆子裝上器件而不好焊接。 例如一個四層闆設計時采用TOP mid1、mid2 bottom四層，但加工時不是按這樣的順序放置，這就要求說明。 Ⅷ. 設計中的填充塊太多/用極細的線填充 産生光繪資料有丢失的現象，光繪資料不完全。 因填充塊在光繪資料處理時是用線一條一條去畫的，是以産生的光繪資料量相當大，增加了資料處理的難度。 Ⅸ. 表面貼裝器件焊盤太短 這是對通斷測試而言的，對于太密的表面貼裝器件，其兩腳之間的間距相當小，焊盤也相當細，安裝測試針，必須上下(左右)交錯位置，如焊盤設計的太短，雖然不影響器件安裝，但會使測試針錯不開位。 Ⅹ. 大面積網格的間距太小 組成大面積網格線同線之間的邊緣太小(小于0.3mm)，在印制闆制造過程中，圖轉工序在顯完影之後容易産生很多碎膜附着在闆子上，造成斷線。 XI. 大面積銅箔距外框的距離太近 大面積銅箔距外框應至少保證0.2mm以上的間距，因在銑外形時如銑到銅箔上容易造成銅箔起翹及由其引起的阻焊劑脫落問題。 XII. 外形邊框設計的不明确 有的客戶在Keep layer、Board layer、Top over layer等都設計了外形線且這些外形線不重合，造成pcb生産廠家很難判斷以哪條外形線為準。 XIII. 圖形設計不均勻 在進行圖形電鍍時造成鍍層不均勻，影響品質。 XIV. 鋪銅面積過大 鋪銅面積過大時應用網格線，避免SMT時起泡。 還沒看夠？ ADI最近為工程師總結了一份幹貨！ 電子産品設計中各種難點， 就這樣輕松解決了！ 不僅如此， 學習幹貨之餘， 隻需簡單回答幾個問題， 就有機會獲得 紅包獎勵！ 快來參加吧！
活動簡介：
在電子産品設計過程中，會出現設計環境不理想，不能充分發揮某個子產品的性能等等問題，ADI面對這些問題的解決方案，希望可以幫到各位工程師。
活動時間：
2020年12月01日-2020年12月15日
活動流程：
1. 登入21ic賬号，觀看視訊。 2.回答每個視訊下對應的問題，将答案填寫在下方留言區或者活動論壇帖下。 3.回答正确就有可能獲得獎品。
活動獎品：
版權歸原作者所有，如有侵權，請聯系删除。
點選下方“閱讀原文”參加活動
↓↓↓