基本加法電路
1.Half-Adder
半加器(HA)，又稱(2,2)計數器。
2.Full-Adder
全加器(FA)，又稱(3,2)計數器。
3.(m，k)計數器
又稱單bit加法器，所有輸入同權。
當k=2 時，又稱之為(m，2)壓縮器。
4.計數器構造
相等硬體消耗下，好的構造有更低的進位傳播延遲，計算速度更快。
下圖，線性進位傳播有4 級，樹形僅為3 級。
常用加法電路
相比單bit加法，還存在多bit加法。
Carry-Propagate Adders
進位傳播加法器(CPA)可以通過一系列全加器的組合來實作。
Carry-Save Adders
進位保留加法器(CSA)同時接受3 個n-bit 操作數的輸入，得到兩個n-bit 的計算結果。
Carry-Lookahead Adder
超前進位加法器(CLA)采用并行的方式進行進位傳遞，可以大大消除進位傳播帶來的延遲，是以又叫并行加法器。
但随着加法長度的增長，電路複雜度逐漸增大，硬體開銷增大，即CLA 是以硬體換取速度的設計。
Parallel-Prefix Adder
并行字首加法器(PPA)是擁有不同拓撲結構的CLA，通過解決字首問題的相關的算法來實作PPA 在二進制加法器中的加速設計。
字首問題
字首問題可以描述為n 個輸入操作數通過任意一個二進制運算符計算得到n 個輸出結果。根據字首操作符的結合律特性，每一個字首運算符都可以按任意次序進行運算。
黑點表示一次字首運算，白點則無處理。
對應于加法理論，有：
可證，上圖黑點運算符合結合律特性。
常用的PPA結構有三種。
Sklansky 樹型結構( PPA-SK)
Brent-Kung 樹型結構( PPA-BK)
Kogge-Stone 樹型結構( PPA-KS）
扇出、互連線和邏輯深度在不同工藝下有着不同的延遲比重。
可以确定的是，随着工藝尺寸的不斷減小，互連線對延遲的影響将成
為主要因素。