一、晶體
在一個電路系統中， 時鐘是必不可少的一部分。如人的心髒的作用，如果電路系統的時鐘出錯了，系統就會發生紊亂，是以在PCB 中設計，一個好的時鐘電路是非常必要的。我們常用的時鐘電路有：晶體、晶振、配置設定器。有些IC 用的時鐘可能是由主晶片産生的，但追根溯源， 還是由上述三者之一産生的。
1，引腳盡量與晶片距離近，防止受到其他信号幹擾。當然也防止它幹擾别的線路，因為它是信号源。
2，盡量選擇鐵殼晶振，其抗幹擾能力強些。
3，晶振下面所有層不能走線，并鋪GND銅皮。
4，晶振附近也不要有太近的數字信号線。
5，其負載電容的回流地一定要短。
6，對晶振進行GND包圍。部分地方開窗漏GND銅,把晶振外殼焊接到開窗漏GND銅的地方。
7，布局時先經過電容後經過晶振
PCB 中常用的晶體封裝有： 2 管腳的插件封裝，SMD 封裝、 4 管腳的 SMD 封裝
盡管晶體有不同的規格，但它們的基本電路設計是一緻的，是以 PCB 的布局、布線規
則也是通用的。基本的電路設計如下圖：
從電路原理圖中可以看出，電路由晶體 +2 個電容組成，這兩個電容分别為增益電容和相位電容。
二、晶體電路布局時，兩個電容靠近晶體放置 ，布局效果圖如下：
布線時，晶體的一對線要走成 類差分 的形式， 線盡量短 、且要 加粗 并進行 包地處理 ， 效
果如下圖：
三、上述的是最基本和最常見的晶體電路設計，也有一些變形設計，如加串阻、測試點等，
如下圖 ,設計思路還是一緻的：
結合上述，布局應注意：
1. 和 IC 布在同一層面，這樣可以少打孔；
2. 布局要緊湊，電容位于晶體和 IC 之間，且靠近晶體放置，使時鐘線到 IC 盡量
短；
3. 對于有測試點的情況，盡量避免 stub 或者是使 stub 盡量短；
4. 附近不要擺放大功率器件、如電源晶片、 MOS 管、電感等發熱量大的器件；
布線應注意：
1. 和 IC 同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔；
2. 類差分走線；
3. 走線要加粗，通常 8~12mil; 由于晶體時鐘波形為正弦波，是以此處按模拟設計
思路處理；
4. 信号線包地處理，且包地線或者銅皮要打屏蔽地孔；
5. 晶體電路子產品區域相當于模拟區域，盡量不要有其他信号穿過；
PCB 子產品化布局系列之時鐘電路設計 Edited by Kevin
四、晶振
相比于晶體電路，晶振是有源電路，主要由三部分組成：晶振 +電源濾波電路 +源端匹
配電阻：常見電路設計如下圖：
布局布線效果圖如下：
布局、布線總結：1. 濾波電容靠近電源管腳，遵循先大後小原則擺放，小電容靠得最近；
2. 比對電阻靠近晶振擺放；如果原理圖中沒有這個電阻，可建議加上；
3. 附近不要擺放大功率器件、如電源晶片、 MOS 管、電感等發熱量大的器件；
4. 時鐘線按 50 歐姆阻抗線來走；如果時鐘線過長，可以走在内層，打孔換層處加回
流地孔；
5. 其他信号與時鐘信号保持 4W 間距；
6. 包地處理，并加屏蔽地孔；
五、時鐘配置設定器
時鐘配置設定器種類比較多，在設計時保證時鐘配置設定器到各個 IC 的距離盡量短，通常放在
對稱的位置，例如：
時鐘配置設定器電路：
PCB 設計如下圖：
布局、布線總結：
1. 時鐘發生電路要靠近時鐘配置設定器，常見的時鐘發生電路是晶體、晶振電路；
2. 時鐘配置設定電路放置在對稱位置，保證到各個 IC 的時鐘信号線路盡量短；
3. 附近不要擺放大功率器件、如電源晶片、 MOS 管、電感等發熱量大的器件；
4. 時鐘信号線過長時，可以走在内層，換層孔的 200mil 範圍内要有回流地過孔；
原文位址：https://wenku.baidu.com/view/51b7dc8126fff705cc170ae0.html