（1）USB接口的定義及布局布線要求
http://m.elecfans.com/article/739823.html
1、定義
通用串行總線（英語：Universal Serial Bus，縮寫：USB）是連接配接計算機系統與外部裝置的一種序列槽總線标準，也是一種輸入輸出接口的技術規範，被廣泛地應用于個人電腦和移動裝置等資訊通訊産品，并擴充至攝影器材、數字電視（機頂盒）、遊戲機等其它相關領域。最新一代是USB 3.1，傳輸速度為10Gbit/s，三段式電壓5V/12V/20V，最大供電100W ，新型Type C插型不再分正反，如圖1所示，展示了幾種常用的USB接口實物，這類型USB接口廣泛應用于MID的産品中。
圖1 常用USB接口
常用USB有如下兩種不同的定義，如表1所示，根據需要選取相應類型的USB。
表1 USB管腳定義
2 USB接口布局布線要求
1）USB接口靠近闆邊放置，并伸出闆邊一定位置，友善插拔；
2）ESD、共模電感器件靠近USB接口，放置的順序是ESD-共模電感-阻容；同樣的注意ESD和USB的距離，留有1.5mm的間距，考慮後焊的情況，如圖2所示。
圖2 USB的布局
3）USB要走差分，阻抗控制為90歐姆，并包地處理，總長度最好不要超過1800mil；等長方式類似HDMI的繞線。
4）為了抑制電磁輻射，USB的差分線優先走在内層，并保證走線有一個完整的參考平面，不然走線跨分割，會造成阻抗不連續并增加外部噪聲對差分線的影響；
5）USB差分在走線的時候，盡可能的減少換層過孔，過孔會造成線路阻抗的不連續，在每次打孔換層的地方加一對回流地過孔，用于信号回流換層，如圖3所示。
圖3 差分打孔換層處添加GND孔
⑥若USB兩邊定位柱接的是保護地，分割的時候保證與GND的距離是2MM，并在保護地區域多打孔，保證充分連接配接，并用磁珠與GND進行跨接，如圖4。
圖4 USB保護地的隔離
（2）USB PCB布線經驗教訓!
http://www.sohu.com/a/237360213_505803
USB協定定義由兩根差分信号線（D+、D-）傳輸數字信号，若要USB裝置工作穩定差分信号線就必須嚴格按照差分信号的規則來布局布線。根據筆者多年USB相關産品設計與調試經驗，總結以下注意要點：
1. 在元件布局時，盡量使差分線路最短，以縮短差分線走線距離（√為合理的方式，×為不合理方式）；
2. 優先繪制差分線，一對差分線上盡量不要超過兩對過孔（過孔會增加線路的寄生電感，進而影響線路的信号完整性），且需對稱放置（√為合理的方式，×為不合理方式）；
3.對稱平行走線，這樣能保證兩根線緊耦合，避免90°走線，弧形或45°均是較好的走線方式（√為合理的方式，×為不合理方式）；
4. 差分串接阻容，測試點，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5. 由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不比對，而線長一旦不比對，時序會發生偏移，還會引入共模幹擾，降低信号品質。是以，相應的要對差分對不比對的情況作出補償，使其線長比對，長度差通常控制在5mil以内，補償原則是哪裡出現長度差補償哪裡；
6. 為了減少串擾，在空間允許的情況下，其他信号網絡及地離差分線的間距至少20mil(20mil是經驗值)，覆地與差分線的距離過近将對差分線的阻抗産生影響；
7. USB的輸出電流是500mA，需注意VBUS及GND的線寬，若采用的1Oz的銅箔，線寬大于20mil即可滿足載流要求，當然線寬越寬電源的完整性越好。
普通USB裝置差分線信号線寬及線間距與整闆信号線寬及線間距一緻即可。然而當USB裝置工作速度是480 Mbits/s，隻做到以上幾點是不夠的，我們還需對差分信号進行阻抗控制，控制差分信号線的阻抗對高速數字信号的完整性是非常重要的，因為差分阻抗影響差分信号的眼圖、信号帶寬、信号抖動和信号線上的幹擾電壓。差分線阻抗一般控制在90（±10%）歐姆(具體值參照晶片手冊指導)，差分線阻抗與線寬W1、W2、T1成反比，與介電常數Er1成反比，與線間距S1成正比，與參考層的距離H1正比，如下圖是差分線的截面圖。
下圖為四層闆的參考疊層，其中中間兩層為參考層，參考層通常為GND或Power，并且差分線所對應的參考層必須完整，不能被分割，否則會導緻差分線阻抗不連續。若是以圖 2疊層設計四層闆，通常設計時差分線采用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90Ω。然而4.5mil線寬及5.5mil線間距隻是我們理論設計值，最終電路闆廠依據要求的阻抗值并結合生産的實際情況和闆材會對線寬線間距及到參考層的距離做适當的調整。
以上所描述的布線規則是基于USB2.0裝置，在USB布線過程中把握差分線路最短、緊耦合、等長、阻抗一緻且注意好USB電源線的載流能力，掌握好以上原則USB裝置運作基本沒問題。
（3）補充
http://www.lwyhcy.com/nibian/1345.html
USB在PCB設計的時候，我們應該注意什麼呢，USB是一個差分線，我們就要以差分線的形式布線。它的差分阻抗一般是90歐姆，這是基本的特性。原創：IT技術先來說說這個阻抗
一，如果是雙面闆，USB布線要做阻抗的話，就必須運用共面阻抗，共面阻抗90歐姆，用POLAR軟體計算結果如下
圖1
線寬是W1,W2的中間值14.9mil，
線距是S1=8mil，
兩根差分線與同層邊的的銅箔距離是D1=5mil,
銅厚是T1=1.4mil（也就是一盎司)
這樣設計就能控制到90歐姆。
二，如果是多層闆，線走在外層。那就是要有一個參考層，我們在POLOAR軟體中就要用另一個模型如下
圖2
媒體厚度H1=4mil,
線寬為w1,w2的中間值5.9mil，
線間距S1我們控制8mil,銅厚是1.4mil.
其它參數要看PCB闆廠的，我們按預設來設吧。
這樣可以計算出90歐姆，原創：IT技術
三，如果是多層闆裡層，那我們就要利用POLAR中的另外一個模型，如下圖
圖3
媒體厚度H1=4mil,
媒體厚度H2是無所謂的，一般會很厚，至少20mil，對于20mil以上對阻抗影響差别就不是很大了。
線寬是W1,W2中間值=4mil
線距=8mil
銅厚=1.4mil，也就是1盎司再來說說這個布局布線方法
USB2．0 協定定義由兩根差分信号線(D、D-)傳輸高速數字信号，最高的傳輸速率為 480 Mbps。差分信号線上的差分電壓為 400 mV，理想的差分阻抗(Zdiff)為 90Ω。
在設計 PCB 闆時，控制差分信号線的差分阻抗對高速數字信号的完整性是非常重要的，因為差分阻抗影響差分信号的眼圖、信号帶寬、信号抖動和信号線上的幹擾電壓。原創：IT技術
USB一般中間有兩個串聯比對電阻，如下圖所示
圖4
這兩個串聯電阻應該放置在主晶片側，因為串聯比對電阻應該是放在輸出側。布線時必須嚴格按前面提到的阻抗設計來布差分線。這樣阻抗就會控制在90歐姆。
共面阻抗的話，在同一層都需要兩面都有地，
多層闆外層的話，相鄰層必須有一個地層，也就是參考地。媒體厚度就要照前面設計要求來定
多層闆裡層的話，也一樣相鄰層必須有一個參考地
還有一個重要的是，多層闆的話，參考地必須完整的包圍USB線，不能有分割。如下圖所示
圖5
上面的是錯的，圖中紅色的代表是地層的參考地，在USB路上分成了兩個銅皮，中間被分割了。下面這幅紅色框所示,在 USB下面參考地是一個完整的銅皮。
今天就分享到這，可能我說的也有不對的，大家可以在評論區留言，謝謝大家支援，也請幫忙轉發
（4）另外：
USB3.0隻在SSTX信号放置AC耦合電容
https://www.cnblogs.com/QSHL/p/11219084.html
檢視很多資料和電路圖，發現在超高速差分信号中，隻對SSTX信号放置AC交流耦合電容，對此很不了解，百度也沒有百度出具體原因，隻偶爾有看到說規範中是這樣說的，好吧，實在沒轍了，正好手中有此規範查閱規範，那就自己也找找看。一通亂找，終于看到了一點點資訊，可是結果也是一樣，隻提到這樣接，但是沒有具體說明原因，當然本人英文能力有限，即使提到可能也找不到，尴尬尴尬啊！
好了，在USB3.0 0.9版本第六章第二節中有提到如下截圖資訊。如下是個人猜測，很有可能是錯誤的，對于單獨一個Host、Device來說，都隻在TX信号接耦合電容，當Host與Device對接時，從整個鍊路來看，其實TX、RX都放置了AC耦合耦合電容，因為Host、Device的TX都是相對的，是以這樣看就好了？是以也就不存在問題？是以也就要求不管你是Host，還是Device，隻要在TX端放置耦合電容，在整個鍊路上都避免了因各自所在系統直流不一緻的問題！難道這就其原理？！
USB3.0高速通道耦合電容
https://blog.csdn.net/weixin_42005993/article/details/99056963
經常我們會看到USB3.0的接口電路中，是有串聯電容的。這個電容容值在協定中也是有規定的。
如上圖，發送端電容是必須要接的，容值範圍為75nF-265nF之間，通常選用100nF電容。
接收端電容可以選擇是否接入，如果接入的話電容範圍為297nF-363nF，通常選用330nF電容。
另外： 關于等長比對蛇形線的走線方式，建議按下圖方式走線
差分線隊列等長基本上在哪一端有差距就在哪一端處，或者注意此種方式一定要參照注意事項中的參數（ 同時參考下具體的晶片的pcb設計規範 ）