電源線和地線的布線規則
在PCB闆布線中，整個PCB闆中的布線完成得都很好，但如果電源、地線的布置考慮不周到而引起幹擾，使産品的性能下降，嚴重時會降低産品的成功率。要把電源線和地線處理好，将電源線和地線所産生的噪音幹擾降到最低限度，以保證産品的品質。
一、電源線和地線的布線規則如下：
1）晶片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近晶片安裝，使去耦電容的回路面積盡可能減小。。
2）盡量加寬電源線、地線寬度，最好是地線比電源線寬。它們的關系是：地線＞電源線＞信号線，通常信号線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5mm。
3）對于兩層闆來說，最好這樣規劃：表層走多條電源信号，另一層走多條地信号，讓電源和地信号像“井”字形排列，基本上不走環線。
4）一般都是就近接地，但要區分模拟和數字地：模拟器件就接模拟地，數字器件就接數字地；大信号地和小信号地也分開來。
5）數字電路的PCB可用寬的地導線組成一個回路，即構成一個地網來使用，模拟電路的地不能這樣使用。
6）用大面積銅層作地線，在印制闆上把沒被用上的地方都與地相連接配接作為地線用，或是做成多層闆，電源和地線各占用一層。
7）應避免梳狀地線，這種結構使信号回流環路很大，會增加輻射和敏感度，并且晶片之間的公共阻抗也可能造成電路的誤操作。
8）選用貼片式晶片時，盡量選用電源引腳與地引腳靠得較近的晶片，可以進一步減小去耦電容的供電回路面積，有利于實作電磁相容。闆上裝有多個晶片時，地線上會出現較大的電位差，應把地線設計成封閉環路，提高電路的噪聲容限。
9）同時具有模拟和數字功能的電路闆，模拟地和數字地通常是分離的，隻在電源處連接配接避免互相幹擾。不要把數字電源與模拟電源重疊放置，否則就會産生耦合電容，破壞分離度。
10）電源線盡可能靠近地線以減小供電環路面積，差模輻射小，有助于減小電路交擾。不同電源的供電環路不要互相重疊。
二、規則的檢查
布線設計完成後，需認真檢查布線設計是否符合設計者所制定的規則，同時也需确認所制定的規則是否符合印制闆生産工藝的需求，一般檢查如下幾個方面。
1）線與線、線與元件焊盤、線與貫通孔、元件焊盤與貫通孔、貫通孔與貫通孔之間的距離是否合理，是否滿足生産要求。
2）電源線和地線的寬度是否合适，電源與地線之間是否緊耦合（低的波阻抗），在PCB中是否還有能讓地線加寬的地方。
3）對于關健的信号線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。
4）模拟電路和數字電路部分是否有各自獨立的地線。
5）後加在PCB中的圖形（如圖示、注标）是否會造成信号短路。
6）對一些理想的線形進行修改。
7）在PCB上是否加有工藝線，阻焊是否符合生産工藝的要求，阻焊尺寸是否合适，字元标志是否壓在器件焊盤上等。
8）多層闆中的電源地層的外框是否縮小，如電源地層的銅箔露出闆外容易造成短路。
9）IC去偶電容的布局是否盡量靠近IC的電源管腳，電源和地之間形成的回路是否最短。
10）在印制版上是否增加必要的去藕電容，濾除電源上的幹擾信号，使電源信号穩定。
pcb布線規則,布闆需要注意的點很多，但是基本上注意到了下面的這此規則，LAYOUTPCB應該會比較好，不管是高速還是低頻電路，都基本如此。
1.一般規則
1.1PCB闆上預劃分數字、模拟、DAA信号布線區域。
1.2數字、模拟元器件及相應走線盡量分開并放置於各自的布線區域内。
1.3高速數字信号走線盡量短。
1.4敏感模拟信号走線盡量短。
1.5合理配置設定電源和地。
1.6DGND、AGND、實地分開。
1.7電源及臨界信号走線使用寬線。
1.8數字電路放置於并行總線/串行DTE接口附近，DAA電路放置於電話線接口附近。
2.元器件放置
2.1在系統電路原理圖中：
a)劃分數字、模拟、DAA電路及其相關電路；
b)在各個電路中劃分數字、模拟、混合數字/模拟元器件；
c)注意各IC晶片電源和信号引腳的定位。
2.2初步劃分數字、模拟、DAA電路在PCB闆上的布線區域(一般比例2/1/1)，數字、模拟元器件及其相應走線盡量遠離并限定在各自的布線區域内。
Note:當DAA電路占較大比重時，會有較多控制/狀态信号走線穿越其布線區域，可根據當地規則限定做調整，如元器件間距、高壓抑制、電流限制等。
2.3初步劃分完畢後，從Connector和Jack開始放置元器件：
a)Connector和Jack周圍留出插件的位置；
b)元器件周圍留出電源和地走線的空間；
c)Socket周圍留出相應插件的位置。
2.4首先放置混合型元器件(如Modem器件、A/D、D/A轉換晶片等)：
a)确定元器件放置方向，盡量使數字信号及模拟信号引腳朝向各自布線區域；
b)将元器件放置在數字和模拟信号布線區域的交界處。
2.5放置所有的模拟器件：
a)放置模拟電路元器件，包括DAA電路；
b)模拟器件互相靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信号走線的一面；
c)TXA1、TXA2、RIN、VC、VREF信号走線周圍避免放置高噪聲元器件；
d)對於串行DTE子產品，DTEEIA/TIA-232-E
系列接口信号的接收/驅動器盡量靠近Connector并遠離高頻時鐘信号走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。
2.6放置數字元器件及去耦電容：
a)數字元器件集中放置以減少走線長度；
b)在IC的電源/地間放置0.1uF的去耦電容，連接配接走線盡量短以減小EMI；
c)對并行總線子產品，元器件緊靠
Connector邊緣放置，以符合應用總線接口标準，如ISA總線走線長度限定在2.5in；
d)對串行DTE子產品，接口電路靠近Connector；
e)晶振電路盡量靠近其驅動器件。
2.7各區域的地線，通常用0Ohm電阻或bead在一點或多點相連。
3.信号走線
3.1Modem信号走線中，易産生噪聲的信号線和易受幹擾的信号線盡量遠離，如無法避免時要用中性信号線隔離。
Modem易産生噪聲的信号引腳、中性信号引腳、易受幹擾的信号引腳如下表所示：
3.2數字信号走線盡量放置在數字信号布線區域内；
模拟信号走線盡量放置在模拟信号布線區域内；
(可預先放置隔離走線加以限定，以防走線布出布線區域)
數字信号走線和模拟信号走線垂直以減小交叉耦合。
3.3使用隔離走線(通常為地)将模拟信号走線限定在模拟信号布線區域。
a)模拟區隔離地走線環繞模拟信号布線區域布在PCB闆兩面，線寬50-100mil；
b)數字區隔離地走線環繞數字信号布線區域布在PCB闆兩面，線寬50-100mil，其中一面PCB闆邊應布200mil寬度。
3.4并行總線接口信号走線線寬>10mil(一般為12-15mil)，如/HCS、/HRD、/HWT、/RESET。
3.5模拟信号走線線寬>10mil(一般為12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6所有其它信号走線盡量寬，線寬>5mil(一般為10mil)，元器件間走線盡量短(放置器件時應預先考慮)。
3.7旁路電容到相應IC的走線線寬>25mil，并盡量避免使用過孔。
3.8通過不同區域的信号線(如典型的低速控制/狀态信号)應在一點(首選)或兩點通過隔離地線。如果走線隻位於一面，隔離地線可走到PCB的另一面以跳過信号走線而保持連續。
3.9高頻信号走線避免使用90度角彎轉，應使用平滑圓弧或45度角。
3.10高頻信号走線應減少使用過孔連接配接。
3.11所有信号走線遠離晶振電路。
3.12對高頻信号走線應采用單一連續走線，避免出現從一點延伸出幾段走線的情況。
3.13DAA電路中，穿孔周圍(所有層面)留出至少60mil的空間。
3.14清除地線環路，以防意外電流回饋影響電源。
4.電源
4.1确定電源連接配接關系。
4.2數字信号布線區域中，用10uF電解電容或钽電容與0.1uF瓷片電容并聯後接在電源/地之間.在PCB闆電源入口端和最遠端各放置一處，以防電源尖峰脈沖引發的噪聲幹擾。
4.3對雙面闆，在用電電路相同層面中，用兩邊線寬為200mil的電源走線環繞該電路。(另一面須用數字地做相同處理)
4.4一般地，先布電源走線，再布信号走線。
5.地
5.1雙面闆中，數字和模拟元器件(除DAA)周圍及下方未使用之區域用數字地或模拟地區域填充，各層面同類地區域連接配接在一起，不同層面同類地區域通過多個過孔相連:ModemDGND引腳接至數字地區域，AGND引腳接至模拟地區域;數字地區域和模拟地區域用一條直的空隙隔開。
5.2四層闆中，使用數字和模拟地區域覆寫數字和模拟元器件(除DAA)；ModemDGND引腳接至數字地區域，AGND引腳接至模拟地區域;數字地區域和模拟地區域用一條直的空隙隔開。
5.3如設計中須EMI過濾器，應在接口插座端預留一定空間，絕大多數EMI器件(Bead/電容)均可放置在該區域;未使用之區域用地區域填充，如有屏蔽外殼也須與之相連。
5.4每個功能子產品電源應分開。功能子產品可分為：并行總線接口、顯示、數字電路(SRAM、EPROM、Modem)和DAA等，每個功能子產品的電源/地隻能在電源/地的源點相連。
對串行DTE子產品，使用去耦電容減少電源耦合，對電話線也可做相同處理。
5.6地線通過一點相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。
5.7所有地線走線盡量寬，25-50mil。
5.8所有IC電源/地間的電容走線盡量短，并不要使用過孔。
6.晶振電路
6.1所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲幹擾及分布電容對Crystal的影響。XTLO走線盡量短，且彎轉角度不小於45度。(因XTLO連接配接至上升時間快，大電流之驅動器)
6.2雙面闆中沒有地線層，晶振電容地線應使用盡量寬的短線連接配接至器件上離晶振最近的DGND引腳，且盡量減少過孔。
6.3如可能，晶振外殼接地。
6.4在XTLO引腳與晶振/電容節點處接一個100Ohm電阻。
6.5晶振電容的地直接連接配接至Modem的GND引腳，不要使用地線區域或地線走線來連接配接電容和Modem的GND引腳。
7.使用EIA/TIA-232接口的獨立Modem設計
7.1使用金屬外殼。如果須用塑膠外殼，應在内部貼金屬箔片或噴導電物質以減小EMI。
7.2各電源線上放置相同模式的Choke。
7.3元器件放置在一起并緊靠EIA/TIA-232接口的Connector。
7.4所有EIA/TIA-232器件從電源源點單獨連接配接電源/地。電源/地的源點應為闆上電源輸入端或調壓晶片的輸出端。
7.5EIA/TIA-232電纜信号地接至數字地。
針對模拟信号，再作一些詳細說明：
模拟電路的設計是工程師們最頭疼、但也是最緻命的設計部分，盡管目前數字電路、大規模內建電路的發展非常迅猛，但是模拟電路的設計仍是不可避免的，有時也是數字電路無法取代的，例如RF射頻電路的設計！這裡将模拟電路設計中應該注意的問題總結如下，有些純屬經驗之談，還望大家多多補充、多多批評指正！...
（1）為了獲得具有良好穩定性的回報電路，通常要求在回報環外面使用一個小電阻或扼流圈給容性負載提供一個緩沖。
（2）積分回報電路通常需要一個小電阻（約560歐）與每個大于10pF的積分電容串聯。
（3）在回報環外不要使用主動電路進行濾波或控制EMC的RF帶寬，而隻能使用被動元件（最好為RC電路）。僅僅在運放的開環增益比閉環增益大的頻率下，積分回報方法才有效。在更高的頻率下，積分電路不能控制頻率響應。
（4）為了獲得一個穩定的線性電路，所有連接配接必須使用被動濾波器或其他抑制方法（如光電隔離）進行保護。
（5）使用EMC濾波器，并且與IC相關的濾波器都應該和本地的0V參考平面連接配接。
（6）在外部電纜的連接配接處應該放置輸入輸出濾波器，任何在沒有屏蔽系統内部的導線連接配接處都需要濾波，因為存在天線效應。另外，在具有數字信号處理或開關模式的變換器的屏蔽系統内部的導線連接配接處也需要濾波。
（7）在模拟IC的電源和地參考引腳需要高品質的RF去耦，這一點與數字IC一樣。但是模拟IC通常需要低頻的電源去耦，因為模拟元件的電源噪聲抑制比（PSRR）在高于1KHz後增加很少。在每個運放、比較器和資料轉換器的模拟電源走線上都應該使用RC或LC濾波。電源濾波器的拐角頻率應該對器件的PSRR拐角頻率和斜率進行補償，進而在整個工作頻率範圍内獲得所期望的PSRR。
（8）對于高速模拟信号，根據其連接配接長度和通信的最高頻率，傳輸線技術是必需的。即使是低頻信号，使用傳輸線技術也可以改善其抗幹擾性，但是沒有正确比對的傳輸線将會産生天線效應。
（9）避免使用高阻抗的輸入或輸出，它們對于電場是非常敏感的。
（10）由于大部分的輻射是由共模電壓和電流産生的，并且因為大部分環境的電磁幹擾都是共模問題産生的，是以在模拟電路中使用平衡的發送和接收（差分模式）技術将具有很好的EMC效果，而且可以減少串擾。平衡電路（差分電路）驅動不會使用0V參考系統作為傳回電流回路，是以可以避免大的電流環路，進而減少RF輻射。
（11）比較器必須具有滞後（正回報），以防止因為噪聲和幹擾而産生的錯誤的輸出變換，也可以防止在斷路點産生振蕩。不要使用比需要速度更快的比較器（将dV/dt保持在滿足要求的範圍内，盡可能低）。
（12）有些模拟IC本身對射頻場特别敏感，是以常常需要使用一個安裝在PCB上，并且與PCB的地平面相連接配接的小金屬屏蔽盒，對這樣的模拟元件進行屏蔽。注意，要保證其散熱條件。