在電子邏輯電路中，上拉電阻或下拉電阻是用于確定信号已知狀态的電阻器，它通常與開關和半導體等元件結合使用，這些元件會在實體上中斷後續元件與地或VCC的連接配接。
上拉就是用一個電阻将不确定的信号鉗位到高電平，這個電阻也起到限流的作用。同理，下拉是指通過一個電阻将不确定信号鉗位到低電平。
簡單來說，電源到器件引腳上的電阻叫上拉電阻，作用是平時使用該引腳為高電平；地到器件引腳的電阻叫下拉電阻，作用是平時使該引腳為低電平。
上拉是向裝置輸入電流，下拉是輸出電流。
對于非集電極（或漏極）開路輸出型電路（如普通門電路，其提升電流和電壓的能力是有限的，上拉和下拉電阻主要功能是為集電極開路輸出型電路提供輸出電流通道。
上拉電阻
通常情況下，非集電極（或漏極）開路輸出電路（如普通門電路）隻能提供有限的電流和電壓，但上拉電阻可以為電路建立一個輸出電流通道。
上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
上拉電阻作用
- TTL電路驅動CMOS電路時，如果電路的輸出高電平低于 CMOS電路的最低高電平（一般為3.5V），則需要在輸出端接上拉電阻。
- 門電路必須使用上拉電阻來增加輸出高電平。
- 為了增強輸出管腳的驅動能力，一些單片機經常使用上拉電阻。
- CMOS晶片上，為防止靜電損壞，未使用的管腳不能懸空。相反，連接配接了一個上拉電阻以降低輸入阻抗并提供負載屏蔽路徑。
- 晶片引腳加拉電阻，提高輸出電平，進而提高輸入信号的噪聲容限，增強抗幹擾能力。
- 提高幹線抗電磁幹擾能力，引腳懸空容易受到外部電磁幹擾的影響。
- 長線傳輸中電阻不比對，容易造成反射波幹擾。使用上拉電阻可以比對阻值，有效抑制幹擾。
下拉電阻
下拉電阻直接接地，接二極管時，一端接低電平。之是以叫下拉電阻，是因為電路節點的電平被下拉到地。
下拉電阻作用
- 防止噪聲幹擾
使用下拉電阻可以防止半導體因噪聲信号的影響而誤動作，進而使半導體的截止更加可靠。
三極管的基極不能懸空。當輸入信号不确定時（如處于高阻狀态），增加一個下拉電阻可以有效地将電路接地。
- 避免時滞
當半導體開關打開時，較短的ON和OFF時間是優選的。為防止三極管處于截止狀态時殘留電荷造成延時，在基極和發射極之間加了一個下拉電阻進行放電。如果有高頻和深度飽和，應特别注意。
- 便于偏置電壓的設定
在基極上加一個下拉電阻，主要是設定一個偏置電壓，這樣就不會出現信号失真了。尤其是當輸入信号中有交流電時，如果溫度升高，Ic會升高，導緻Ie升高，Re上的電壓下降。由于Vbe=Vb-IeRe，而Vb基本上由下拉電阻保持，是以Vbe減小。Vbe的減小使Ib減小，導緻Ic增大，使Ic基本不變。這也是回報控制的原理。
同時，為了防止輸入電流過大，加一個電阻可以将一部分電流分流，這樣大電流就不會直接流入三極管而損壞三極管。
MOS半導體還需要一個下拉電阻來設定GATE偏置。由于MOS管内部的三個管腳互相絕緣，是以會産生電容效應。當信号消失後，可通過下拉電阻對内部等效電容進行放電，否則會出現邏輯錯誤。
高邊驅動
驅動負載有兩種基本方法：低邊驅動，高邊驅動。低邊驅動通常用于與動力總成相關的負載，例如電機，加熱器。而高邊驅動經常用于燃油泵和車身相關功能，如座椅，照明，雨刷和風扇等。
如圖所示為高邊驅動和低邊驅動的特點。
具體選擇哪種類型的負載，需要依據系統的要求。在飛機的負載失效類型中，如果負載失效，最安全的方式是讓負載繼續運作下去；而對于汽車的負載應用，則正好相反。
在汽車上短地故障比短電源故障更容易發生。
低邊驅動發生短地故障會使系統常工作，有可能破壞系統；實作簡單，價格便宜。
高邊驅動發生短地故障系統不會繼續工作，不會損壞系統；實作複雜，價格高。
如圖為高邊驅動原理。即開關在電源與負載之間。
高邊驅動（HSD）是指通過直接在用電器或者驅動裝置前通過在電源線閉合開關來實作驅動裝置的使能。
高邊驅動複雜和貴的原因是高邊驅動通常使用N溝道MOS管（NMOSFET）作為功率元件。NMOSFET是優選的，因為它們可以制造得比p溝道器件更小且更便宜，以獲得相同的性能。但是NMOSFET通過将栅極電壓升高到漏極電壓以上而導通。在汽車應用中，漏極電壓通常是系統中的最高電壓（即電池電壓），是以需要額外的升壓器件将栅極電壓提升到足夠的水準。
低邊驅動
如圖為低邊驅動原理。即開關在負載與地之間。
低邊驅動(LSD)是通過在用電器或者驅動裝置後，通過閉合地線來實作驅動裝置使能。低邊驅動特點：容易實作（電路也比較簡單，一般由MOS管加幾個電阻、電容）、适用電路簡化和成本控制的情況。
負載驅動設計要點
負載的正常電流有多大?最大電流是多少?
負載是否為容性?如果是容性,沖擊電流是多少? 負載是否為感性? 如果是感性,關斷時的能量?
負載的控制方式是on/off方式還是ＰＷＭ?如果是ＰＷＭ,頻率和占空比是多少? 負載的工作環境溫度是多少?極限溫度是多少? 系統如果Ground open,對負載有何影響?
需要功率IC的封裝方式是ＳＭＴ還是通孔方式的?如果是ＳＭＴ,有多大的面積連接配接到功率IC的散熱片? 如果是通孔方式,采用什麼形狀的散熱器?
負載是否需要診斷?如果需要,需要哪些診斷?過流,過壓,過溫還是短路等? 負載是否有以下的應用(Reverse battery, Load dump, Over voltage,etc)?
對于功率IC中采用高邊驅動, 需要考慮以下的技術細節:
負載正常電流有多大? 最大電流是多少?
負載是否為容性?如果是容性,沖擊電流是多少? 負載是否為感性? 如果是感性,關斷時的能量?
負載的控制方式是on/off方式還是ＰＷＭ?如果是ＰＷＭ,頻率和占空比是多少? 負載的工作環境溫度是多少? 極限溫度是多少?
需要功率ＩＣ的封裝方式是ＳＭＴ還是通孔方式的?如果是ＳＭＴ,有多大的面積連接配接到功率ＩＣ的散熱片? 如果是通孔方式,采用什麼形狀的散熱器?
負載是否需要診斷?如果需要,需要哪些診斷?過流,過壓,過溫還是短路等? 負載是否有以下的應用(Reverse battery, Load dump, Over voltage,etc)?
總結
高低邊驅動是負載的驅動形式，取決于負載控制開關的位置。目的是合理地驅動負載。
上拉電阻、下拉電阻是提升控制魯棒性的設計。主要目的是確定引腳有确定的狀态。
上拉電阻下拉電阻的作用、原理和差別
226
2022-04-13 來源: IC先生 作者: IC先生
在電子邏輯電路中，上拉電阻或下拉電阻是用于確定信号已知狀态的電阻器，它通常與開關和半導體等元件結合使用，這些元件會在實體上中斷後續元件與地或VCC的連接配接。
上拉就是用一個電阻将不确定的信号鉗位到高電平，這個電阻也起到限流的作用。同理，下拉是指通過一個電阻将不确定信号鉗位到低電平。
顧名思義，上拉是向裝置輸入電流，下拉是輸出電流。在本文中，小編就上拉電阻下拉電阻的作用、原理和差別進行簡單的介紹。
一、上拉電阻
通常情況下，非集電極（或漏極）開路輸出電路（如普通門電路）隻能提供有限的電流和電壓，但上拉電阻可以為電路建立一個輸出電流通道。
1.概念
将電阻從電源的高電平引出，接至輸出端。
①、如果輸出電平為OC（Open Collector，TTL）或OD（Open Drain，CMOS），不加上拉電阻是不能工作的。沒有電源，任何電阻都不能輸出高電平。
②、如果電路中已經有上拉電阻，但阻值過大，壓降過高，輸出電流過大時，輸出電平會下降。在這種情況下，可以應用上拉電阻為電阻提供電流 并“拉高”電平。在IC内部與上拉電阻并聯一個電阻，總電流随着總電阻的減小而增大。這種方法也可以用來比對門電路的電平。還需要注意的是，工作線上性範圍内的電阻的上拉電阻不能太小。
二、使用情況
一般在IC用于單鍵觸發時，如果沒有内阻，要保持按鍵不觸發或觸發後恢複原狀，必須在IC外再接一個電阻。
數字電路具有三種狀态：高電平、低電平和高阻态。在某些應用中，不希望出現高阻狀态，可以根據設計要求通過上拉或下拉來穩定。
有的I/O口可以設定，有的不可以，有的端口是内置的，有的是外接的。I/O口的輸出類似于半導體，當它連接配接一個電阻和一個電源時，這個電阻就變成了一個上拉電阻。同樣，端口在正常情況下處于高電平，但當它通過一個電阻接地時，該電阻變成一個下拉電阻。
三、上拉電阻的作用及缺點
①、 主要作用
- TTL電路驅動CMOS電路時，如果電路的輸出高電平低于 CMOS電路的最低高電平（一般為3.5V），則需要在輸出端接上拉電阻。
- 門電路必須使用上拉電阻來增加輸出高電平。
- 為了增強輸出管腳的驅動能力，一些單片機經常使用上拉電阻。
- CMOS晶片上，為防止靜電損壞，未使用的管腳不能懸空。相反，連接配接了一個上拉電阻以降低輸入阻抗并提供負載屏蔽路徑。
- 晶片引腳加拉電阻，提高輸出電平，進而提高輸入信号的噪聲容限，增強抗幹擾能力。
- 提高幹線抗電磁幹擾能力，引腳懸空容易受到外部電磁幹擾的影響。
- 長線傳輸中電阻不比對，容易造成反射波幹擾。使用上拉電阻可以比對阻值，有效抑制幹擾。
②、主要缺點
當電流流過時，上拉電阻通常會消耗額外的能量，這可能會導緻輸出電平的延遲。此外，一些邏輯晶片對通過上拉電阻引入的電源瞬态敏感，是以需要一個帶濾波的獨立電壓源。
4、注意事項
需要注意的是，如果上拉電阻太大，輸出電平會出現延遲（RC延遲）。一般CMOS門電路的輸出引腳不能懸空，而是接上拉電阻設定為高電平。
上拉電阻的選擇原則是：
①、考慮到晶片的省電和吸電流能力，電阻要足夠大。如果電阻大，電流就會小。
②、上拉電阻要小，以保證足夠的驅動電流。電阻小時電流大。
③、對于高速電路，過大的上拉電阻的邊緣可能會變平。
五、上拉電阻的計算方法
① 最大值計算方法
確定上拉電阻明顯小于負載阻抗，以便輸出在高電平有效。
例如負載阻抗為1K，供電電壓為5伏，若要求高電平不低于4.5伏，則最大上拉電阻R≧1K，即最大值為1k。如果超過1k，輸出高電平将小于4.5伏。
② 最小值的計算方法
確定不超過半導體的額定電流 ，如果三極管不是場效應管而是普通三極管，也可以根據飽和電流計算最小值。
例如，如果Rmin=5v/47mA=106ohms，如果電阻小于這個電阻，半導體就會過飽和。如果大于這個值，管子的導體電阻會變大，不利于低電平輸出。
6、上拉電阻的應用
可以在邏輯門與其輸入端之間放置一個上拉電阻。例如，輸入信号可以通過電阻上拉，開關或跳線可以将輸入連接配接到地。此外，它還可用于資訊配置設定和選擇，或對外部裝置信号進行錯誤檢測和糾正 。
當邏輯器件沒有提供電流時，上拉電阻也可以工作。集電極開路有上拉電阻，這類電路的輸出信号常用于驅動外部裝置、組合邏輯電路和連接配接在一條總線上的多個裝置。
此外，上拉電阻可以與其他邏輯器件焊接在同一塊電路闆上。在許多微控制器中，外部可程式設計上拉電阻有望應用于嵌入式控制應用，以減少對外部元件的需求。
二、下拉電阻
下拉電阻直接接地，接二極管時，一端接低電平。之是以叫下拉電阻，是因為電路節點的電平被下拉到地。
1.基本概念
①、将不确定的信号通過電阻接地，固定為低電平。
② 、下拉是從裝置輸出電流。
③、連接配接下拉電阻的IO口設定為輸入狀态時，其正常狀态為低電平。
2.半導體底座上的下拉電阻
将下拉電阻器應用于半導體基極，其主要原因包括以下幾點：
①、防止噪聲幹擾
使用下拉電阻可以防止半導體因噪聲信号的影響而誤動作，進而使半導體的截止更加可靠。
三極管的基極不能懸空。當輸入信号不确定時（如處于高阻狀态），增加一個下拉電阻可以有效地将電路接地。
尤其是GPIO(General Purpose Input/Output) 連接配接到這個底座時，如果帶GPIO的IC剛剛上電初始化，GPIO内部也處于on狀态，非常不穩定，容易産生噪音，導緻故障。在這種情況下，增加一個下拉電阻可以消除這種影響。如果在持續時間很短的情況下有一個尖銳的脈沖電平，電壓很容易被電阻拉低，否則不能拉低。
當然，阻值不能太小，否則會有大電流從電阻流到地，影響漏電流。
②、避免時滞
當半導體開關打開時，較短的ON和OFF時間是優選的。為防止三極管處于截止狀态時殘留電荷造成延時，在基極和發射極之間加了一個下拉電阻進行放電。如果有高頻和深度飽和，應特别注意。
③、便于偏置電壓的設定
在基極上加一個下拉電阻，主要是設定一個偏置電壓，這樣就不會出現信号失真了。尤其是當輸入信号中有交流電時，如果溫度升高，Ic會升高，導緻Ie升高，Re上的電壓下降。由于Vbe=Vb-IeRe，而Vb基本上由下拉電阻保持，是以Vbe減小。Vbe的減小使Ib減小，導緻Ic增大，使Ic基本不變。這也是回報控制的原理。
同時，為了防止輸入電流過大，加一個電阻可以将一部分電流分流，這樣大電流就不會直接流入三極管而損壞三極管。
MOS半導體還需要一個下拉電阻來設定GATE偏置。由于MOS管内部的三個管腳互相絕緣，是以會産生電容效應。當信号消失後，可通過下拉電阻對内部等效電容進行放電，否則會出現邏輯錯誤。
三、上拉和下拉電阻的設定
在選擇上拉和下拉電阻時，要考慮開關管的特性和下級電路的輸入特性，可以從這幾個方面來分析：
- 驅動能力和功耗；以上拉電阻為例，一般來說，上拉電阻越小，驅動能力越強，功耗越大。
- 驅動下層電路需求；同樣以上拉電阻為例，當輸出高電平且開關關斷時，上拉電阻應該能夠為下層電路提供足夠的電流。
- 高低電平；不同電路中高低電平的 門檻值電平不同，應适當設定電阻，以保證能輸出正确的電平。以上拉電阻為例，當輸出為低電平且開關導通時，上拉電阻和開關管的導通電阻應在零電平以下。
- 頻率特性；對于上拉電阻，上拉電阻與開關管漏源極之間的電容以及下級電路之間的輸入電容很容易引起RC延遲。更大的阻力會導緻更多的延遲。
四、上拉和下拉電阻原理分析
在下圖中，假設半導體T1在有電壓輸入時處于飽和狀态。
一個0-5V的脈沖電壓輸入到T1的基極。當輸入電壓為5V時，設定T1 Ube = 0.7V，是以T1的基極電流 ：
把T2的基極電流放在一邊，因為T1飽和了，那麼Uce=0.3V，是以：
現在看下圖，因為T2有一個輸入電阻，這裡把它和基極電阻結合起來變成5K，也就是圖中的Rsr。
首先使T1的輸入電壓為0V，T1截止，集電極輸出高電平，但真正的集電極電壓是：
既不高也不低。如果輸入電壓略高于0V，T1可能進入放大區，這将大大增加三極管的功耗，集電極電壓會不穩定。
T1管飽和時，邏輯上其集電極電壓為0.3V，為低電平。收集器的節點—目前關系為：
也就是：
這可以通過T1半導體或電路中的任何其他元件來滿足。是以當加入後級系統時，會影響前級的截止電壓，使三極管的集電極電壓由高電平下降到既不高也不低的狀态。
在這種情況下，可以将一個上拉電阻連接配接到後電路的輸入端，如下圖中的Rs。該電阻的一端連接配接到電源Vcc，另一端連接配接到輸入端。
假設Rs=5K，10K和5K的電阻并聯值為：
是以T1集電極的截止電壓為：
這比計算的最後一個值要高得多。是以，上拉電阻用于提高輸入級的高電平輸入電壓。
需要注意的是，當T1管飽和時，上拉電阻産生的電流會流入集電極。是以，上拉電阻是 T1 的吸電流負載。在選擇上拉電阻的電阻率時，應考慮上一級的加熱功耗。
用同樣的方法分析可知，下拉電阻是前級的拉電流負載，對前級半導體的截止狀态有影響。
五、上拉和下拉電阻的電路
1、上拉電阻電路
上拉電阻電路如下圖所示，是數字電路中的反相器。當逆變器輸入端Ui沒有注入低電平時，上拉電阻R1可以使輸入端穩定在高電平，防止低電平幹擾導緻逆變器誤動作。
如果沒有上拉電阻，逆變器的輸入端懸空，外部低電平幹擾很容易進入逆變器，進而導緻逆變器向輸出高電平方向翻轉。
2、下拉電阻電路
下圖顯示了數字電路中的逆變器。輸入端Ui通過下拉電阻R1接地，這樣在沒有高電平輸入時，輸入端可以 穩定在低電平，而不受高電平幹擾導緻逆變器誤動作。
如果省略下拉電阻R1，則反相器的輸入端懸空，處于高阻态。這樣一來，外部的高電平幹擾很容易從輸入端加到逆變器上，使逆變器向輸出低電平的方向翻轉。
六、總結
一個上拉電阻将未使用的輸入引腳（AND和NAND門）連接配接到直流電源電壓 (Vcc)，以保持給定的輸入為高電平。一個下拉電阻器将未使用的輸入引腳（OR和NOR門）連接配接到地（0V）以保持給定的輸入低電平。
将開關或其他輸入與微控制器或其他數字門連接配接時，通常使用上拉和下拉電阻。大多數微控制器都有内置的可程式設計上拉/下拉電阻器，是以需要的外部元件更少。