10G 全硬體UDP/TCP 網絡加速協定棧是一款低資源、高靈活性的網絡加速IP，采用FPGA内部邏輯為客戶實作高速傳輸，網絡資料采集、存儲提供相應的網絡協定棧加速。該IP無需CPU參與，解決了高速網絡資料環境下由于CPU中斷過多、負載過大與多并發等造成的資料處理與傳輸的設計困難。
IP采用全硬體流水線化設計，采用AXIS-Stream做為資料接口，可通過AXIS-Interconnect單元快速實作任意多路的點對點/多點傳播/廣播的資料發送與接受。
IP針對Xilinx的相應系列器件進行了深度優化，大幅減小了所需資源，并根據客戶的使用場景，提供了靈活的接口，以便于客戶的快速內建與使用。
根據行業軟硬結合的發展趨勢，創新性的采樣Filter+旁路的相應模式，并擴充出三種應用模型：
| 1 | 可作為無CPU，純FPGA邏輯下的Udp資料收發協定棧。 |
| 2 | 使處理器與FPGA可同時使用單一網絡接口進行資料收發，同時可過濾FPGA測高速，密集的資料流，大幅降低CPU負載，而FPGA測也通過處理器測的擴充，使其應用變得更為靈活，保留了處理器與FPGA對于網絡資料處理的各自優越性。客戶可使用FPGA内通道進行相對固定應用模式的高速資料收發/處理，同時可使用處理器進行相對低速，但複雜的應用協定開發，并可将本地PL測如端口，位址，路由等的管理任務交由處理器管理。 |
| 3 | 由于采用了axis總線，客戶亦可結合DMA模型，将該協定棧作為網絡協定加速器，使處理器對于相關Udp/Tcp協定打包與解析的操作于FPGA内部完成，此種應用模型下客戶本地處理器應用的網絡資料收發将轉化為簡單而高效的記憶體DMA操作，大幅提升原有處理器網絡性能，使得其突破本身單處理器模型下的應用瓶頸。 |
産品特性：
| ◆ | 靈活性：支援無CPU,協同CPU,網絡加速器三種應用模型 |
| ◆ | 支援協定：IPv4, UDP, ARP (for Request and Reply), ICMP，TCP |
| ◆ | 協同處理器：可配合Xilinx Zynq系列擴充完整的Linux網絡協定棧（Zynq7000系列速率1Gbps,Zynq MP 2Gbps）,配合使用，提供更為強大的靈活性。 |
| ◆ | 相容AXI-S總線協定：可通過AXIS-INTERCONNECT 任意擴充連接配接數目 |
| ◆ | 支援多點傳播模式 |
| ◆ | 相容AXI總線 |
| ◆ | 支援巨大幀 |
| ◆ | 支援使用者模式的ARP管理，客戶可根據需求擴充 |
| ◆ | 快速項目內建 |
| ◆ | 少量資源，無器件限制 |
| ◆ | 可根據需求，選擇TCP或UDP協定棧獨立使用 |
結構框圖：