微處理器性能簡介（8086）

微處理器性能簡介

微處理器職能：執行各種運算和資訊處理，控制各個計算機部件自動協調地完成系統規定的各種操作

典型微處理器的主要性能名額

主頻：微處理器的時鐘頻率；

外頻：系統總線的工作頻率；

倍頻：微處理器主頻與外頻相差的倍數，主頻=外屏*倍頻

微處理器具有以下基本功能：

（1）指令控制：使計算機中的指令或程式嚴格按照規定的順序執行。

（2）操作控制：将計算機指令産生的控制信号送往相應的部件，控制這些部件按指令的要求完成規定的工作。

（3）時間控制：使計算機中各類控制信号嚴格按照時間上規定的先後順序進行操作。

（4）資料加工：對資料進行算術運算和邏輯運算等操作，或其他資訊的處理。

Intel 8086微處理器的内、外部結構

Intel 8086微處理器是一種具有代表性的處理器，後續推出的各種微處理器均保持與之相容。

• 8086微處理器使用+5V電源
• 40條引腳雙列直插式封裝
• 時鐘頻率為5MHz~10MHz
• 有16根資料線和20根位址線，可尋址的記憶體位址空間達1MB（220B）

8086微處理器的特點

• 采用并行流水線工作方式，通過設定指令預取隊列實作
• 對記憶體空間實行分段管理，實作對1MB空間的尋址
• 支援多處理器系統；工作于最小模式和最大模式兩種工作模式。

指令執行部件EU

• 算術邏輯運算單元ALU

  完成8位或16位的二進制算術運算和邏輯運算；

  運算結果送到通用寄存器或标志寄存器或寫入存儲器。

• FR标志寄存器

  存放ALU運算後的結果特征或機器運作狀态。

• 資料暫存寄存器

  暫時存放參加運算的操作數，不可程式設計。

• 通用寄存器組

  4個16位資料寄存器： AX、BX、CX、DX；

  4個16位位址指針與變址寄存器： SP、BP、SI、DI。

• EU控制電路

  接收從BIU指令隊列中取來的指令，經過指令譯碼形成各種定時控制信号，對EU的各個部件實作特定的定時操作。

總線接口單元BIU

根據EU的請求，完成CPU與存儲器、I/O接口之間的資訊傳送。

提供從存儲器取指令送指令隊列或直接送EU執行；

從存儲器或外設取資料送EU，或把EU操作結果送存儲器或外設。

• 4個16位段位址寄存器

  CS：代碼段寄存器； DS：資料段寄存器； SS：堆棧段寄存器; ES：擴充（附加）資料段寄存器。

• 16位指令指針寄存器IP

  存放下一條将要執行指令的偏移位址（有效位址EA）；

• 20位位址加法器

  将16位的邏輯位址變換成訪存儲器的20位實體位址，完成位址加法操作。

• 6位元組指令隊列

  預存6個位元組的指令代碼。

• 總線控制電路

  發出總線控制信号。 将8086CPU内部總線與外部總線相連。

8086功能上劃分：執行部件EU；總線接口部件BIU

• 當8086指令隊列中有2位元組空閑時，總線接口部件就自動将指令從記憶體中預取到指令隊列緩沖器中。
• 當EU部件要執行一條指令時，它就從指令隊列頭部取出指令，後續指令自動向前推進。
• EU在執行指令中若需要通路記憶體或I/O裝置，EU就向BIU申請總線周期，若BIU總線空閑，則立即響應，若BIU正在取一條指令，則待取指令操作完成後再響應EU的總線請求。
• 遇到轉移、調用及傳回指令時，BIU就自動清除指令隊列中已有内容，從轉移、調用或傳回的新位址開始，重新從記憶體中預讀取指令并填充指令隊列。
• 這兩部分既非同步工作方式，也不完全無關，而是互相配合工作的。

傳統微處理器執行程式時先從存儲器取出一條指令，然後讀出操作數，最後執行指令。取指令和執行指令串行進行，取指令期間，CPU必須等待。

8086中取指令和執行指令分别由BIU和EU來完成，BIU和EU可并行工作。EU負責執行指令，BIU負責取指令、讀出操作數和寫入結果。大多數的情況下，取指令和執行指令可重疊進行。

8086中BIU和EU并行工作方式，減少了CPU為取指令等待的時間，整個程式運作期間， BIU是充分利用了總線，極大的提高了CPU的工作效率，成為8086突出優點。

8086微處理器的寄存器結構

8086CPU中可供程式設計使用的有14個16位寄存器。分為3類： 通用寄存器、控制寄存器、段寄存器。

通用寄存器

資料寄存器： 存放操作數或中間結果。

• 16位寄存器：AX；BX； CX；DX；
• 可分成8位寄存器使用： AH；AL； BH；BL； CH；CL； DH；DL。

指針和變址寄存器：存放位址偏移量。

• 16位的指針寄存器SP、BP

  SP 堆棧指針寄存器：給出棧頂偏移位址；

  BP 基址指針寄存器：存放位于堆棧段中資料區基址的偏移位址。

• 變址寄存器SI、DI ：

  用于指令變址尋址，SI和DI用來存放目前資料段的偏移位址 。

  SI：源變址寄存器： DI：目的變址寄存器：

控制寄存器

指令指針寄存器

IP（Instruction Pointer）指令指針寄存器: 存放EU要執行的下一條指令的偏移位址，控制程式中指令的執行順序。

IP 用來存放代碼段中的偏移位址。 在程式的運作過程中，它始終指向下一條指令的偏移位址，和CS一起形成下一條指令的實體位址（CS:IP）

**标志寄存器 **

8086内部标志寄存器的内容，又稱為處理器狀态字PSW。 存放ALU運算後的結果特征或機器運作狀态，隻用9位。

條件标志位（6位）： 表示前一步操作（如加、減等）執行後，ALU所處的狀态，後續操作可以根據這些狀态标志進行判斷，實作轉移；

控制标志位（3位）： 通過指令人為設定，用以對某一種特定的功能起控制作用，反映了人們對微機系統工作方式的可控制性。

狀态标志位：

• CF—進位标志位，做加法時最高位出現進位或做減法時最高位出現借位，該位置1。
• PF—奇偶标志位，當運算結果的低8位中l的個數為偶數時，則該位置1。
• AF—半進位标志位，做位元組加法時，當低四位有向高四位的進位，或在做減法時，低四位有向高四位的借位時，該标志位就置1。通常用于對BCD算術運算結果的調整。

控制标志位：

• TF—陷阱标志位(單步标志位、跟蹤标志)。當該位置1時，将使8086進入單步工作方式，通常用于程式的調試。
• IF—中斷允許标志位，若該位置1，則處理器可以響應可屏蔽中斷。
• DF—方向标志位，若該位置1，則串操作指令的位址修改為自動減量方向，反之，為自動增量方向。

段寄存器

8086微處理器最大尋址1MB存儲空間。

1）包含在指令中的位址，以及在指針和變址寄存器中的位址隻有16位長；

2）16位位址尋址空間216=64KB，通路不到1MB存儲空間。

3）解決該問題，采用存儲器分段技術來實作。

4）8086CPU把1MB的存儲空間分成若幹個邏輯段，邏輯段的長度不超過64KB（216B)。把段位址左移4位和偏移位址相加形成20位位址，可通路1M空間。

4個16位的段寄存器，用來存放每一個邏輯段的段起始位址。

1）代碼段寄存器CS：給出目前的代碼段起始位址，CPU執行的指令将從代碼段取得。

2）資料段寄存器DS：指向程式目前使用的資料段，用來存放資料。

3）堆棧段寄存器SS：給出程式目前所使用的堆棧段，堆棧操作的執行位址就在該段。

4）附加段寄存器ES：指出程式目前所使用的附加段，通常也用來存放資料。

8086微處理器的外部引腳特性

8086CPU具有40個引腳。 可以分成5類信号：

16位資料線：AD0～AD15

20位位址線：AD0～AD19

可直接尋址空間為1M位元組。位址/資料總線采用了分時複用方式。 其餘為狀态線、控制信号線、電源、地線等。

位址/資料總線16條：

• AD15-AD0(2—16，三态)：位址/資料複用信号，輸入/輸出引腳，低16位位址信号及資料信号的輸入/輸出。
• 位址/資料總線采用分時複用方式。
• 總線分時複用：同一總線在不同時間傳輸的是不同的信号。8086采用總線分時複用方法在不影響CPU功能的情況下，減少了CPU的引腳數目，使系統得到簡化。

位址/狀态線4條：

• A19/S6A16/S3(3538，三态)：位址/狀态信号，輸出引腳。
• 在存儲器操作總線周期的第一個時鐘周期，輸出20位位址高4位A19A16，與AD15AD0組成20位位址信号。
• 其他時鐘周期輸出狀态信号S6~S3。其中S6為0，訓示8086CPU目前與總線連通； S5為1表明8086CPU可以響應可屏蔽中斷；
• S4、S3共有四個組合狀态，指明目前使用的段寄存器，00-ES，01-SS，10-CS，11-DS。

控制總線9條：

• BHE/ S7 (34，三态)：高8位資料允許/狀态複用信号，輸出。
• 在總線周期的第一個時鐘周期輸出總線高位元組允許信号BHE，表示高8位資料線D15—D8上的資料有效。
• 其餘時鐘周期輸出狀态S7 。
• BHE和位址線A0配合用來産生存儲體的選擇信号。

RD(32，三态)：

• 讀控制輸出信号，低電平有效，用以指明要執行一個對記憶體單元或I/O端口的讀操作，具體是讀記憶體單元還是I/O端口，取決于控制信号M/IO。
• CPU部分引腳的三态性
• 所謂三态是指總線輸出可以有三個狀态：高電平、低電平和高阻狀态。當處于高阻狀态時，該總線在邏輯上與所有連接配接負載電氣斷開。

READY(22)：“準備好”狀态信号輸入，高電平有效。“Ready” 引腳接收來自記憶體或I/O向CPU發來的“準備好”狀态信号。表明記憶體或I/O已經準備好進行讀寫操作。協調CPU與記憶體或I/O之間進行資訊傳送的聯絡信号。

TEST(23)：測試信号輸入，低電平有效。TEST信号與WAIT指令結合起來使用，CPU執行WAIT指令後，處于等待狀态，當TEST引腳輸入低電平時，系統脫離等待狀态，繼續執行被暫停執行的指令。

INTR(18)：可屏蔽中斷請求信号輸入引腳，引入中斷源向CPU提出的中斷請求信号，高電平有效。

NMI(17) 非屏蔽中斷請求信号輸入引腳，高電平有效。該信号不受中斷允許标志IF狀态的影響,NMI比INTR的優先級别高。

RESET(21)：複位信号輸入，高電平有效。複位信号輸入之後，CPU結束目前操作，并對處理器的标志寄存器、IP、DS、SS、ES寄存器及指令隊列進行清零操作，而将CS設定為0FFFFH。

CLK/(19)：時鐘信号輸入，8086CPU的時鐘頻率為5MHz，即從該引腳輸入的時鐘信号的頻率為5MHz。

MN/MX(33)：最小/最大模式設定信号輸入引腳。

• 該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式。
• 當該引腳接+5V時，CPU工作于最小模式下，當該引腳接地時，CPU工作于最大模式下。

電源線和地線3條： VCC(40)、GND(1、20)：電源、接地引腳，8086CPU采用單一的+5V電源，有兩個接地引腳。

總結

8086微處理器從功能結構上可以劃分為執行部件和總線接口部件兩大部分。8086并行工作方式，減少了CPU等待取指令的時間，充分利用了總線，有力地提高了CPU的工作效率，成為8086的突出優點。

8086微處理器的寄存器使用非常靈活，可供程式設計使用的有14個16位寄存器。按其用途可分為3類：通用寄存器、段寄存器、指針和标志寄存器。

8086微處理器有40條引腳，按作用可分為5類：

• 位址/資料總線16條；
• 位址/狀态線4條；
• 控制總線9條；
• 電源線和地線3條；
• 其他控制線8條。