20145315 《資訊安全系統設計基礎》第6周學習總結

教材學習内容總結：處理器體系結構

簡介

一個處理器支援的指令和指令的位元組級編碼稱為它的指令體系結構（ISA）

ISA在編譯器編寫者和處理器設計人員之間提供了一個概念抽象層，本章介紹一種硬體系統執行某種isa指令的方法。

Y86指令集結體系結構

Y86系統用虛拟位址來引用存儲器位置。硬體和作業系統聯合起來将虛拟位址翻譯成實體位址。程式狀态的最後一個部分是狀态碼state

Y86指令細節

• irmov rrmov mrmov rmmov
• 四個整數操作指令 addl subl andl xorl
• 七個跳轉指令
• 六個條件傳送指令
• call将傳回指令入棧，跳轉到目的位址；ret從這樣的過程調用中傳回
• pushl popl
• halt指令停止指令的執行

指令編碼部分

• 第一個位元組表示指令的類型，高4位是代碼部分，低4位是功能部分。
• 寄存器訓示符位元組
• 4位元組常數
• 采用小端法

邏輯設計和硬體控制語言HCL

• 邏輯1用1.0福特的高壓電表示，而邏輯0用0.0左右的低電壓表示。
• HCL是一種描述硬體結構的語言
• 将很多的邏輯門組成一個網，就能構成計算塊，稱為組合電路。
  1. 多個門的輸出不能連在一起
  2. 這個網必須是無環的
• 多路複用：用情況表達式來描述，順序求值，第一個求值為一的數會被選中
• 存儲器和時鐘
  1. 時鐘寄存器
  2. 随機通路存儲器：處理機的虛拟存儲器系統，寄存器檔案。
• 寄存器輸出會一直保持在目前的寄存器狀态上，直到時鐘信号上升。當時鐘信号上升時，寄存器輸入值會變成新的寄存器狀态。

Y86的順序實作（SEQ）順序處理器

• 取指
• 譯碼
• 執行
• 訪存
• 寫回
• 更新pc

SEQ硬體結構

在SEQ處理器中，所有硬體單元的處理都在一個時鐘周期内完成。

學習進度條

代碼行數（新增/累積）	部落格量（新增/累積）	學習時間（新增/累積）	重要成長
目标	5000行	30篇	400小時
第一周	20/200	1/2	20/20
第二周	30/200	2/4	18/38
第三周	50/200	1/4	22/30
第四周	0/200	0/0	0/30
第五周	100/200	2/2	25/30
第六周

參考資料

• 《資訊安全系統設計基礎》教學程序
• ...