目錄
<dl></dl>
<dd></dd>
<dd>展開</dd>
makefile(3張)
在 UNIX 系統中，習慣使用 Makefile 作為 makefile 檔案。如果要使用其他檔案作為 makefile，則可利用類似下面的 make 指令選項指定 makefile 檔案：
$ make -f Makefile.debug
例如，一個名為prog的程式由三個C源檔案filea.c、fileb.c和filec
Makefile檔案工程樣例
.c以及庫檔案LS編譯生成，這三個檔案還分别包含自己的頭檔案a.h 、b.h和c.h。通常情況下，C編譯器将會輸出三個目标檔案filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的檔案，但filec.c不用。即在filea.c和fileb.c裡都有這樣的聲明：
#include "defs"
那麼下面的文檔就描述了這些檔案之間的互相聯系:
---------------------------------------------------------
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
----------------------------------------------------------
這個描述文檔就是一個簡單的makefile檔案。
Makefile檔案準備好之後，接着在Makefile檔案所在的目錄下敲入make這個指令就可以了，根據Makefile檔案，以告訴make指令需要怎麼樣的去編譯和連結目标程式。
讓我們先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
...
目标：依賴
執行指令 ...
target也就是一個目标檔案，可以是Object File，也可以是執行檔案。還可以是一個标簽（Label）。
① prerequisites就是，要生成那個target所需要的檔案或是目标。
② command也就是make需要執行的指令。（任意的Shell指令）
這是一個檔案的依賴關系，也就是說，target這一個或多個的目标檔案依賴于prerequisites中的檔案，其生成規則定義在command中。說白一點就是說，prerequisites中如果有一個以上的檔案比target檔案要新的話，command所定義的指令就會被執行(command一定要以Tab鍵開始，否者編譯器無法識别command），減少重複編譯，提高了其軟體工程管理效率。
Makefile檔案作為一種描述文檔一般需要包含以下内容:
◆ 宏定義
指令行中執行makefile
◆ 源檔案之間的互相依賴關系
◆ 可執行的指令
Makefile中允許使用簡單的宏指代源檔案及其相關編譯資訊，在Linux中也稱宏為變量。在引用宏時隻需在變量前加$符号，但值得注意的是，如果變量名的長度超過一個字元，在引用時就必須加圓括号（）。
$(CFLAGS)
$Z
$(Z)
其中最後兩個引用是完全一緻的。
需要注意的是一些宏的預定義變量，在Unix系統中，$*、$@、$?和$<四個特殊宏的值在執行指令的過程中會發生相應的變化，而在GNU make中則定義了更多的預定義變量。關于預定義變量的詳細内容，宏定義的使用可以使我們脫離那些冗長乏味的編譯選項，為編寫makefile檔案帶來很大的友善。
# Define a macro for the object files
OBJECTS= filea.o fileb.o filec.o
# Define a macro for the library file
LIBES= -LS
# use macros rewrite makefile
prog: $(OBJECTS)
cc $(OBJECTS) $(LIBES) -o prog
……
此時如果執行不帶參數的make指令，将連接配接三個目标檔案和庫檔案LS；但是如果在make指令後帶有新的宏定義：
make "LIBES= -LL -LS" #如何實作？
則指令行後面的宏定義将覆寫makefile檔案中的宏定義。若LL也是庫檔案，此時make指令将連接配接三個目标檔案以及兩個庫檔案LS和LL。
在Unix系統中沒有對常量NULL作出明确的定義，是以我們要定義NULL字元串時要使用下述宏定義：
STRINGNAME= //這裡有待考證
makefile 中的變量（宏）
GNU 的 make 工具除提供有建立目标的基本功能之外，還有許多便于表達依賴性關系
以及建立目标的指令的特色。其中之一就是變量或宏的定義能力。如果你要以相同的編譯
選項同時編譯十幾個 C 源檔案，而為每個目标的編譯指定冗長的編譯選項的話，将是非
常乏味的。但利用簡單的變量定義，可避免這種乏味的工作：
# Define macros for name of compiler
CC = gcc
# Define a macr o for the CC flags
CCFLAGS = -D_DEBUG -g -m486
# A rule for building a object file
test.o: test.c test.h
$(CC) -c $(CCFLAGS) test.c
在上面的例子中，CC 和 CCFLAGS 就是 make 的變量。GNU make 通常稱之為變量，
而其他 UNIX 的 make 工具稱之為宏，實際是同一個東西。在 makefile 中引用變量的值
時，隻需變量名之前添加 $ 符号，如上面的 $(CC) 和 $(CCFLAGS)。
GNU make 有許多預定義的變量，這些變量具有特殊的含義，可在規則中使用。表 13-2
給出了一些主要的預定義變量，除這些變量外，GNU make 還将所有的環境變量作為自己
的預定義變量。
表 13-2 GNU make 的主要預定義變量
含義
$*
不包含擴充名的目标檔案名稱。
$+
所有的依賴檔案，以空格分開，并以出現的先後為序，可能包含重複的依賴檔案。
$<
第一個依賴檔案的名稱。
$?
所有的依賴檔案，以空格分開，這些依賴檔案的修改日期比目标的建立日期晚。
$@
目标的完整名稱。
$^
所有的依賴檔案，以空格分開，不包含重複的依賴檔案。
$%
如果目标是歸檔成員，則該變量表示目标的歸檔成員名稱。例如，如果目标名稱為
(image.o)，則 $@ 為 ，而 $% 為 image.o。
AR
歸檔維護程式的名稱，預設值為 ar。
ARFLAGS
歸檔維護程式的選項。
AS
彙程式設計式的名稱，預設值為 as。
ASFLAGS
彙程式設計式的選項。
CC
C 編譯器的名稱，預設值為 cc。
CFLAGS
C 編譯器的選項。
CPP
C 預編譯器的名稱，預設值為 $(CC) -E。
CPPFLAGS
C 預編譯的選項。
CXX
C++ 編譯器的名稱，預設值為 g++。
CXXFLAGS
C++ 編譯器的選項。
FC
FORTRAN 編譯器的名稱，預設值為 f77。
FFLAGS
FORTRAN 編譯器的選項。
Makefile以檔案名:檔案名的形式比較冒号右邊的檔案是不是較左邊的檔案有更新，如果有更新則執行下一行的程式代碼。是以Makefile可以把檔案關聯起來
<dt>擴充閱讀：</dt>
1
<a href="http://www.chinaunix.net/jh/23/408225.html" target="_blank">http://www.chinaunix.net/jh/23/408225.html</a>
2
跟我一起寫 Makefile
3
作者：陳皓
<dt>開放分類：</dt>