1、如果啟動沿（launch）和鎖存沿（latch）是同一時鐘域則，latch比launch晚一個時鐘周期。
2、資料到達時間
3、時鐘到達時間。如果啟動沿（launch
edge）和鎖存沿（latch edge）是同一時鐘域則，latch edge比launch
edge晚一個時鐘周期。如果在不同的時鐘域，launch edge和latch
edge的時間差就根據具體的時間。
4、資料到達時間，建立時間
5、資料到達時間，保持時間
6、建立時間餘量
7、保持時間餘量
8、總結的時間餘量公式
第二部分
9、單元（cell），引腳（pin），網（net），端口（port）的定義
10、具體的執行個體
11、限制順序：
1）creat clock,産生時鐘。
2)IO端口的結束：如果輸入輸出隻通過組合邏輯，則可以使用set_max_delay
& set_min_delay進行限制。如果是同步輸入和輸出可以建立虛拟時鐘進行限制。
-* ：表示這個輸入到任何輸出。
虛拟時鐘的max，
min